论文部分内容阅读
摘要：针对量子力学势垒隧穿教学难点，通过对MOS结构栅氧化层电子直接隧穿的真实模型的讨论，使量子力学从抽象走向实际，教学更生动又易于理解，同时使学生开拓眼界、活跃思维，学到运用基础理论指导科学研究的方法。
关键词：纳米MOS，直接隧穿，栅极隧穿电流
量子力学的基本原理是近代物理的一个主要内容，但在以往的课堂教学中，由数学导出的一些理论结果，形似简单，但却使初学者感到抽象和困惑。如何使量子力学的教学从抽象走向实际，使量子力学的基本原理与本专业相关知识和当代科学的研究前沿结合起来，如何用实验证实量子力学的理论结果，在工科量子力学教学中值得探讨。
量子力学中一个基本问题是用薛定谔方程处理一维势垒中粒子的隧穿问题。由于势垒的抽象，使学生对简单的结果感到困惑，同时也不知道学习这些专业基础课程以后有什么用。考虑到微电子专业学生已经有“模拟电路”的基础，对MOS器件结构、工作原理等有一定的理解，所以把Si衬底MOS的栅氧化层电子的直接隧穿效应问题，作为初等量子力学一维势垒贯穿的实例，为量子力学从抽象走向实际提供了较好的素材和佐证。
自20世纪60年代以来，集成电路的发展一直遵循着摩尔（Moore）定律发展，即集成电路的集成度每三年增长四倍，特征尺寸每三年缩小■倍。随着集成度增加和器件尺寸缩小，当进入纳米尺寸时，会出现量子效应的限制。如沟道反型层量子化效应和薄栅氧化层的量子隧穿效应等。当器件的尺寸与电子的德布罗意波长相比拟时，电子在这些维度上的运动受到限制，从而导致电子的能级分裂，呈现出量子化；当栅氧化层形成势垒厚度减薄到与电子的德布罗意波波长相比时，电子的隧穿几率较大，从而发生强烈的隧穿而穿越势垒，使得栅极直接隧穿漏电流增加，对器件性能造成严重影响。
一般认为，对于较厚的氧化层和较高的栅压，电荷通过氧化层有热电子注入和F-N（Fowler-Nordheim）隧穿两种方式，而在氧化层厚度小于3nm时，直接隧穿就成为栅极泄漏电流的主要机制[1]。例如，对于工作在1.0V下的0.1μm MOS器件，栅氧厚度大约在2nm，这个厚度大约对应于10个硅原子层尺度。如此之薄的栅氧化层，量子隧穿必然发生。随着MOS器件尺寸的不断减小，直接隧穿电流呈指数上升，这就造成芯片受到直接隧穿电流的影响更加显著。本文应用量子力学势垒贯穿的理论，针对MOS结构的栅氧化层电子直接隧穿问题，进行了教学探讨。
一、理论模型
图1给出了反型模式下n沟道MOSFET器件结构侧视图。MOSFET是一种四端半导体器件，有栅极、源极、漏极和衬底四个端口。从本质上讲MOSFET是一个压控变阻器件。栅极和衬底被一层绝缘介质所隔离，因而理想的MOS器件的栅极和衬底组成一平行板电容器，通过栅极电压的变化来控制沟道的电导，使器件完成相应的电路功能。
在纳米级MOS器件中，由于Si衬底表面反型层中的电子被限制在硅衬底表面的很窄的势阱中，电子在垂直于表面方向的运动受到限制，使得反型层中的电子不能象体内的电子在三维空间自由运动。
但是，被约束在势阱中的电子在平行于界面的运动仍是自由的，可以用二维电子气描述反型层内的电子状态[2]，如图2所示。反型层中的电子近似看作处在一个三角形势阱中，假定势阱的一边（x<0）为氧化层形成的无限高的势垒，另一边（x>0）为线性势分布，V（x）=eFSx，这里FS为界面电场强度，?摇m*为i能谷电子的有效质量[3]。通过求解薛定谔方程■+■（E-eFSx）?鬃（x）=0（1）可以得出电子具有量子化能级。电子能量为?摇?摇（2）
Ej=■■■πeFsj+■■
第i个能谷中，对于最低的三个能级，j+■的近似取值分别为0.7587，1.7540，2.7575。在计算中可以只考虑最低的三个子带能级，这是因为有95%的表面电荷来自于这三个子带[4]。
顺序隧穿是把双势垒隧穿过程看成两个相位无关的单势垒隧穿过程，通过电流连续确定阱中电子分布，从而把两个顺序隧穿过程联系起来。之前Payne和Weil及Vinter分别推导顺序隧穿电流[5]。目前直接隧穿电流模型较多，各有特点，下面讨论其中一种相对简捷的模型[6]。如图3所示，把电子的直接隧穿结构分解为两个子系统，其中势阱H1为三角势阱，H2为半无限宽势阱。
H（a）分解为两个子系统H1（c）和H2（b）入射电子态Ψ1是子系统哈密顿H1的本征态■1ψ1=E1ψ1（3）
其中H1的势函数Vl（x），如图3（c）所示，
Vl（x）=∞ x＜0 eFs x＞0
同样，透射电子态ψ2是子系统哈密顿H2的本征态，
■2ψ2=E2ψ2 （4）
其中H2的势函数V2（x）如图3（b）所示
V2（x）=0 x＜-tox V0 x＞-tox
这里V0为SiO2/Si导带偏移量。通过计算电子从入射态ψ1到透射态ψ2的传输矩阵元M1→2，对整个隧穿表面积分，M1→2=■■（ψ1?荦ψ2*-ψ2?荦ψ1*）ds（5）
可得出三角势阱中第j个能级的电子隧穿至半无限势阱中连续态相应能级形成的电流密度，Jj=■|M1→2|2ρ（Ej）（fj-f2（Ej））（6）
这里，fj是三角势阱中相应能级的占有数，ρ2（Ei）和f2（Ei）分别是与三角势阱中的能级相对应的半无限势阱连续态能级上的电子状态密度和费米分布函数。总的隧穿电流密度为：J=■Jij=■Jj
二、结果与分析
取多晶硅中的掺杂浓度Npoly=1×1020cm-3，硅衬底的掺杂浓度NSi=5×1017cm-3。硅中电子的有效质量m*=0.19m0，其中m0为自由电子的质量。选取电子在氧化层中的有效质量为?摇?摇mox=0.40m0。
图4显示出了栅氧化层泄漏电流与栅极电压及氧化层厚度的关系。从图4可以看出，在相同器件尺寸，相同漏极偏压（1.5V）条件下，1.0nm栅氧厚度nMOS的直接隧穿电流要比1.5nm厚度的增加约40倍，比2.0nm厚度的增加约1000倍，比2.5nm厚度的增加约100000倍。从量子力学势垒隧穿理论看，粒子透射系数T与势垒厚度的依赖关系敏感，随势垒厚度的增加，T将成指数衰减，说明栅氧化层厚度是影响直接隧穿电流的主导因素，以上的分析计算结果与量子力学理论规律相符合的。
一般说来，在芯片功率限制为1W/cm2的条件下，若栅压为1V，则最大允许的泄漏电流密度为1A/cm2，所以栅极氧化层厚度只能减薄到1.5nm。因而在将来的纳米级MOS器件中，采用SiO2作栅介质时，1.5nm厚度是按比例缩小的极限。若要继续缩小器件尺寸，栅氧化层就不能采用SiO2介质，必须采用高介电常数的材料作栅极的绝缘介质[7，8]。
在确定氧化层厚度为2nm时，计算得出栅隧穿电流与氧化层电场强度的关系，如图5所示。
可见在同一厚度下，栅氧化层的隧穿电流随着栅电压的增大而上升，量子化使能级抬高，能级间隔增大。从式（2）也可以看出，随着氧化层电场强度增加，电子具有更高的能量。从量子力学隧穿理论分析，入射势垒的粒子能量越大，透射系数也随之提高，隧穿的电子数多，直接导致隧穿电流增加。
三、结论
在量子力学课程的教学中，将纳米级MOS器件栅隧穿电流这一现代科学的前沿问题和与量子力学基本原理联系起来，是抽象的理论结果对应于实际隧穿问题生动的实际验证，从而从这里找到理论与实际相连的生长点。这样不仅使教学更生动又易于理解，而且可使学生开拓眼界，活跃思维，学到运用基础理论指导科学研究的方法，这是很有意义的探索与尝试。
参考文献：
[1]ShiY，Ma TP and Dhanda S.IEEE Trans Electron Devices，1998，45（11）：2355-2360.
[2]AndoT.Electronicproperties.of.two-dimensional systems.Rev.Mod.Phys，1982，54（2）：438-672
[3]虞丽生.半导体异质结物理（第二版）[M].北京：科学出版社，2006：121-123.
[4]Zhao Y J，White M H.Modeling of direct tunneling current through interfacial SiO2 and high-K Gate stacks.2003 International Semiconductor Device Research Symposium，Holiday Inn Georgetown，Washington D.C.US，2003：468-469.
[5]夏建白，朱邦芬.半导体超晶格物理（第一版）[M].上海：上海科学技术出版社，1995：337-355.
[6]杨红官，李晓阳，等.纳米级MOS器件中电子直接隧穿电流的研究微电子学[J].2006，36（5）： 634-637.
[7]Wilk G D，Wallace R M，Anthony J M.High-k gate dielectrics：Current status and materials properties.considerations.Appl.Phys，2001，89（10）：5243-5275.
[8]BuchananDA.Scalingthegate.dielectric：Materials，integration and reliability.IBM J.Res.Develop，1999，43（3）：245-264.
关键词：纳米MOS，直接隧穿，栅极隧穿电流
量子力学的基本原理是近代物理的一个主要内容，但在以往的课堂教学中，由数学导出的一些理论结果，形似简单，但却使初学者感到抽象和困惑。如何使量子力学的教学从抽象走向实际，使量子力学的基本原理与本专业相关知识和当代科学的研究前沿结合起来，如何用实验证实量子力学的理论结果，在工科量子力学教学中值得探讨。
量子力学中一个基本问题是用薛定谔方程处理一维势垒中粒子的隧穿问题。由于势垒的抽象，使学生对简单的结果感到困惑，同时也不知道学习这些专业基础课程以后有什么用。考虑到微电子专业学生已经有“模拟电路”的基础，对MOS器件结构、工作原理等有一定的理解，所以把Si衬底MOS的栅氧化层电子的直接隧穿效应问题，作为初等量子力学一维势垒贯穿的实例，为量子力学从抽象走向实际提供了较好的素材和佐证。
自20世纪60年代以来，集成电路的发展一直遵循着摩尔（Moore）定律发展，即集成电路的集成度每三年增长四倍，特征尺寸每三年缩小■倍。随着集成度增加和器件尺寸缩小，当进入纳米尺寸时，会出现量子效应的限制。如沟道反型层量子化效应和薄栅氧化层的量子隧穿效应等。当器件的尺寸与电子的德布罗意波长相比拟时，电子在这些维度上的运动受到限制，从而导致电子的能级分裂，呈现出量子化；当栅氧化层形成势垒厚度减薄到与电子的德布罗意波波长相比时，电子的隧穿几率较大，从而发生强烈的隧穿而穿越势垒，使得栅极直接隧穿漏电流增加，对器件性能造成严重影响。
一般认为，对于较厚的氧化层和较高的栅压，电荷通过氧化层有热电子注入和F-N（Fowler-Nordheim）隧穿两种方式，而在氧化层厚度小于3nm时，直接隧穿就成为栅极泄漏电流的主要机制[1]。例如，对于工作在1.0V下的0.1μm MOS器件，栅氧厚度大约在2nm，这个厚度大约对应于10个硅原子层尺度。如此之薄的栅氧化层，量子隧穿必然发生。随着MOS器件尺寸的不断减小，直接隧穿电流呈指数上升，这就造成芯片受到直接隧穿电流的影响更加显著。本文应用量子力学势垒贯穿的理论，针对MOS结构的栅氧化层电子直接隧穿问题，进行了教学探讨。
一、理论模型
图1给出了反型模式下n沟道MOSFET器件结构侧视图。MOSFET是一种四端半导体器件，有栅极、源极、漏极和衬底四个端口。从本质上讲MOSFET是一个压控变阻器件。栅极和衬底被一层绝缘介质所隔离，因而理想的MOS器件的栅极和衬底组成一平行板电容器，通过栅极电压的变化来控制沟道的电导，使器件完成相应的电路功能。
在纳米级MOS器件中，由于Si衬底表面反型层中的电子被限制在硅衬底表面的很窄的势阱中，电子在垂直于表面方向的运动受到限制，使得反型层中的电子不能象体内的电子在三维空间自由运动。
但是，被约束在势阱中的电子在平行于界面的运动仍是自由的，可以用二维电子气描述反型层内的电子状态[2]，如图2所示。反型层中的电子近似看作处在一个三角形势阱中，假定势阱的一边（x<0）为氧化层形成的无限高的势垒，另一边（x>0）为线性势分布，V（x）=eFSx，这里FS为界面电场强度，?摇m*为i能谷电子的有效质量[3]。通过求解薛定谔方程■+■（E-eFSx）?鬃（x）=0（1）可以得出电子具有量子化能级。电子能量为?摇?摇（2）
Ej=■■■πeFsj+■■
第i个能谷中，对于最低的三个能级，j+■的近似取值分别为0.7587，1.7540，2.7575。在计算中可以只考虑最低的三个子带能级，这是因为有95%的表面电荷来自于这三个子带[4]。
顺序隧穿是把双势垒隧穿过程看成两个相位无关的单势垒隧穿过程，通过电流连续确定阱中电子分布，从而把两个顺序隧穿过程联系起来。之前Payne和Weil及Vinter分别推导顺序隧穿电流[5]。目前直接隧穿电流模型较多，各有特点，下面讨论其中一种相对简捷的模型[6]。如图3所示，把电子的直接隧穿结构分解为两个子系统，其中势阱H1为三角势阱，H2为半无限宽势阱。
H（a）分解为两个子系统H1（c）和H2（b）入射电子态Ψ1是子系统哈密顿H1的本征态■1ψ1=E1ψ1（3）
其中H1的势函数Vl（x），如图3（c）所示，
Vl（x）=∞ x＜0 eFs x＞0
同样，透射电子态ψ2是子系统哈密顿H2的本征态，
■2ψ2=E2ψ2 （4）
其中H2的势函数V2（x）如图3（b）所示
V2（x）=0 x＜-tox V0 x＞-tox
这里V0为SiO2/Si导带偏移量。通过计算电子从入射态ψ1到透射态ψ2的传输矩阵元M1→2，对整个隧穿表面积分，M1→2=■■（ψ1?荦ψ2*-ψ2?荦ψ1*）ds（5）
可得出三角势阱中第j个能级的电子隧穿至半无限势阱中连续态相应能级形成的电流密度，Jj=■|M1→2|2ρ（Ej）（fj-f2（Ej））（6）
这里，fj是三角势阱中相应能级的占有数，ρ2（Ei）和f2（Ei）分别是与三角势阱中的能级相对应的半无限势阱连续态能级上的电子状态密度和费米分布函数。总的隧穿电流密度为：J=■Jij=■Jj
二、结果与分析
取多晶硅中的掺杂浓度Npoly=1×1020cm-3，硅衬底的掺杂浓度NSi=5×1017cm-3。硅中电子的有效质量m*=0.19m0，其中m0为自由电子的质量。选取电子在氧化层中的有效质量为?摇?摇mox=0.40m0。
图4显示出了栅氧化层泄漏电流与栅极电压及氧化层厚度的关系。从图4可以看出，在相同器件尺寸，相同漏极偏压（1.5V）条件下，1.0nm栅氧厚度nMOS的直接隧穿电流要比1.5nm厚度的增加约40倍，比2.0nm厚度的增加约1000倍，比2.5nm厚度的增加约100000倍。从量子力学势垒隧穿理论看，粒子透射系数T与势垒厚度的依赖关系敏感，随势垒厚度的增加，T将成指数衰减，说明栅氧化层厚度是影响直接隧穿电流的主导因素，以上的分析计算结果与量子力学理论规律相符合的。
一般说来，在芯片功率限制为1W/cm2的条件下，若栅压为1V，则最大允许的泄漏电流密度为1A/cm2，所以栅极氧化层厚度只能减薄到1.5nm。因而在将来的纳米级MOS器件中，采用SiO2作栅介质时，1.5nm厚度是按比例缩小的极限。若要继续缩小器件尺寸，栅氧化层就不能采用SiO2介质，必须采用高介电常数的材料作栅极的绝缘介质[7，8]。
在确定氧化层厚度为2nm时，计算得出栅隧穿电流与氧化层电场强度的关系，如图5所示。
可见在同一厚度下，栅氧化层的隧穿电流随着栅电压的增大而上升，量子化使能级抬高，能级间隔增大。从式（2）也可以看出，随着氧化层电场强度增加，电子具有更高的能量。从量子力学隧穿理论分析，入射势垒的粒子能量越大，透射系数也随之提高，隧穿的电子数多，直接导致隧穿电流增加。
三、结论
在量子力学课程的教学中，将纳米级MOS器件栅隧穿电流这一现代科学的前沿问题和与量子力学基本原理联系起来，是抽象的理论结果对应于实际隧穿问题生动的实际验证，从而从这里找到理论与实际相连的生长点。这样不仅使教学更生动又易于理解，而且可使学生开拓眼界，活跃思维，学到运用基础理论指导科学研究的方法，这是很有意义的探索与尝试。
参考文献：
[1]ShiY，Ma TP and Dhanda S.IEEE Trans Electron Devices，1998，45（11）：2355-2360.
[2]AndoT.Electronicproperties.of.two-dimensional systems.Rev.Mod.Phys，1982，54（2）：438-672
[3]虞丽生.半导体异质结物理（第二版）[M].北京：科学出版社，2006：121-123.
[4]Zhao Y J，White M H.Modeling of direct tunneling current through interfacial SiO2 and high-K Gate stacks.2003 International Semiconductor Device Research Symposium，Holiday Inn Georgetown，Washington D.C.US，2003：468-469.
[5]夏建白，朱邦芬.半导体超晶格物理（第一版）[M].上海：上海科学技术出版社，1995：337-355.
[6]杨红官，李晓阳，等.纳米级MOS器件中电子直接隧穿电流的研究微电子学[J].2006，36（5）： 634-637.
[7]Wilk G D，Wallace R M，Anthony J M.High-k gate dielectrics：Current status and materials properties.considerations.Appl.Phys，2001，89（10）：5243-5275.
[8]BuchananDA.Scalingthegate.dielectric：Materials，integration and reliability.IBM J.Res.Develop，1999，43（3）：245-264.