论文部分内容阅读
跳频技术无论在军事上还是民用上都已经取得了巨大的成功。在跳频通信系统的研制过程中，为了测试通信质量的好坏，基带单元和信道机联调需要耗费大量的时间，主要原因是基带单元和信道机在此之前只做了最基本的设计，诸多设计不足只有在联试过程中才暴露出来。为了加快开发速度，做到基带单元和信道机地独立调试，设计了跳频信道模拟器。
跳频信道模拟器模拟跳频信道机的功能，收发的都是基带数字信号，因此选用数字信道作为研究对象，攫弃了目前主流信道模拟器对中频模拟信道进行模拟的思想，而对有传输损伤的跳频基带信道进行模拟。通过对跳频通信系统的构成和数字信道的分析，建立了跳频基带信道模型。
根据建立的跳频基带信道模型，在以单片机和现场可编程门阵列（FPGA）为核心的硬件平台上，设计并实现了跳频信道模拟器，给出了跳频信道模拟器的软硬件具体实施方案。进行硬件设计时，充分利用现有资源，在淘汰的基带单元板上进行开发，对各部分的连接框图和接口设计都做了详细说明。在软件开发过程中，坚持运用模块化设计原则，给出了各模块的输入输出信号表和流程图，使整个系统结构分明，清晰易懂，而且有利于模拟器的更新和升级。最后，通过板级测试和示波器的输出，验证该模拟器达到了设计要求。该模拟器已成功地运用到实际项目中。