论文部分内容阅读
在通信和音视频处理等高计算复杂度应用中，其数字信号处理算法中的运算多采用浮点实现，但若在嵌入式系统中直接采用浮点运算硬件进行浮点运算，将导致微处理器或数字信号处理芯片的硬件制造费用和面积显著上升，降低系统芯片性价比。为满足制造费用、功耗、性能以及实时性等诸多限制条件的要求，使用定点硬件架构及运算单元实现浮点数字信号处理算法有着较大的优势。为使定点硬件运算单元能正确地运行浮点数字信号处理算法，就必须在制造费用、功耗、性能和精度等诸多限制条件下，将浮点数字信号处理算法转换成定点近似算法。
本文研究面向系统芯片设计的浮定点转换及硬件加速器字长优化。首先，选择适合嵌入式微处理器运算的量化方式对多媒体算法进行浮定点转换，建立了基于统计分析的定点系统信噪比计算方法，可对定点系统噪声进行数学层次上的分析，避免了数据仿真分析的片面性；然后，针对大型复杂浮点系统浮定点转换的高计算复杂度，建立了复杂浮点系统的数学模型，通过对该模型线性系统和非线性系统的噪声分析，得到了运行于ARM内核之上的整个定点算法的输出噪声随内部单个运算单元引入噪声单调递增的结论，从而避免了穷举法比较信噪比选择最优浮定点转换方案的高计算复杂度，能在很小的计算复杂度下计算分析得到最优浮定点转换算法；接着，为解决对多个不同数据流互有优劣的定点算法方案决策难题，分析了浮定点转换算法的Markowits模型和基于平均值-方差排序的不足，提出了基于随机优势排序的方式，从而得到针对整个定点系统最优的浮定点转换算法；最后，为协同设计定点硬件加速器字长与多媒体算法浮定点转换，建立了基于ARM内核的SoC系统级模型和基于浮定点转换的硬件加速模块字长协同设计优化方法，能同时考虑软硬件，从而精确地设计硬件加速模块字长。本文运用上述面向系统芯片设计的浮定点转换及硬件加速器字长优化方法，对MP3解码算法进行浮定点转换和算法优化，得到面向嵌入式系统的高精度定点MP3解码算法程序，并对基于ARM7TDMI内核的Garfield系统芯片内嵌多媒体加速模块做字长分析，给出针对设计。
使用本文所述理论设计优化内嵌多媒体加速模块的Garfield系统芯片，其解码精度达到ISO/IEC的有限精度音频解码器要求，系统所需要最低时钟频率约为33MHz(约29.755MIPS)，完全可基于ARM7TDMI微处理核完成MP3音乐的实时解码和播放，目前该芯片经过4次流片，已实现量产。另外，运用本文所述理论对MP3解码算法进行浮定点转换和算法优化得到的高精度定点MP3解码算法程序，其解码精度大大高于目前广泛使用的定点MP3播放器——Madplay，其均方根值(RMS)约为Madplay播放器的23.4％，解码最大误差值(Maxldiffnl)约为Madplay播放器的6.5％；在内存消耗相若(约21K Byte)的情况下，其解码性能无论在最差情况(即高采样率高比特率MP3解码)还是平均情况性能均比ARM公司开发销售的嵌入式MP3播放器提高约13.7％。目前该高精度定点MP3解码器已应用于实际产品。