论文部分内容阅读
模拟数字转换器(ADC)是数字信号处理(Digital Signal Processing，DSP)技术得以实现的关键部件，其在带宽、转换速率和转换精度等性能上的好坏严重制约着数字信号处理技术的进一步推广应用。
对于采用传统结构的单片ADC，很难在高速采样的情况下同时获得很高的转换精度。于是，为克服这一技术瓶颈，各种新的ADC结构被提出来了。其中，TIADC(Time Interleaved ADC)就是最深孚众望的一种新的ADC结构。TIADC由M路并行的子通道构成，每个子通道都含有单独的ADC。TIADC工作时，各个子通道分时交替对同一个模拟输入信号进行采样转换，最后所有通道采样转换后的数据组合成一组数据。这样，一个理想的TIADC采样相当于用具有M倍原有采样率的理想ADC采样。不过，这种结构由于制造工艺的局限性，不可避免会在各个通道之间引入失配，导致在采样输出重建信号中产生各种误差信号，大大降低了TIADC的性能。
本论文针对TIADC的通道时间失配问题开展研究工作，拟解决TIADC通道时间失配补偿问题，提高其性能。本论文主要在通道失配误差数字后补偿、8通道12bit4GSPS TIADC数字后端系统设计和基于FPGA的通用TIADC数字后端系统设计三个方面进行了研究。主要工作包含如下三个方面。
(1)研究TIADC通道失配误差数字后补偿技术。采用MATLAB仿真实现了基于Neville插值的数字后补偿算法，并进行了性能分析。在此基础上，研究提出了新的多通道拉格朗日插值数字后补偿算法，并进行了仿真实验和硬件实现后性能分析。结果表明，多通道拉格朗日插值数字后补偿算法计算复杂度极低，非常有利于硬件实现，在输入信号频率低于乃奎斯特频率时具有良好的补偿性能。
(2)8通道12bit4GSPS TIADC数字后端系统设计及实现。以8通道4GSPS12 bitTIADC模数转换硬件系统为前端，以XC5VFX30T FPGA芯片为实现平台，设计和实现该TIADC的采样数据存储系统，即TIADC的数字后端系统设计。该数字后端系统每次可连续采样64K个数据点，能实现包括多通道超高速数据获取、数据缓冲、数据组合、数据的存储和传输等功能。
(3)基于FPGA的通用TIADC数字后端系统设计及实现。利用FPGA和SoPC技术特点，着重开展模块化TIADC通用数字后端系统设计技术研究。分别实现了对TIADC系统模拟前端多通道分时交替高速输出数据的实时捕获、多通道拉格朗日多项式插值时间失配实时数字后补偿、补偿后数据的存储及传输等功能。分析表明，本文提出的数字后端系统设计方案具有良好的通用性，其模块化特性易于进行拓展并适用于不同的TIADC系统架构。