论文部分内容阅读
现代半导体工艺的发展中，晶体管的微缩已经不再是完全照旧的等比例缩小器件尺寸的简单过程，而是综合了材料、器件结构等各方面创新的一个复杂系统工程。目前，体硅FinFET器件已经成功被应用到16nm/14nm技术节点中，可以预见，未来也将在10nm以及7nm节点中得到广泛应用。尽管体硅FinFET已经成功量产，但由于其复杂的三维器件结构、严格的工艺要求，FinFET及其工艺、性能波动的研究仍然是目前学术界的研究热点和难点，对于工业界也具有重要意义。而对于体硅FinFET器件来说，其特有的亚Fin区连接了沟道与衬底，该区域对器件的性能及波动、漏电情况都具有十分显著的影响。因此，需要更多有针对性的工艺和结构创新来对体硅FinFET的亚Fin区进行优化。本文在中国科学院微电子研究所先导中心体硅FinFET器件研究基础上，重点对体硅FinFET的亚Fin区域进行了系统的TCAD仿真和实验研究。 本研究主要内容包括：⑴提出了亚Fin区域加入体侧墙(Body Spacer in Sub-Fin，BSSF)结构的新型FinFET器件----体侧墙FinFET(BSSF FinFET)。主要工作包括：使用TCAD软件进行了系统的器件工艺和电学特性仿真，证明了体侧墙FinFET结构在相同的浅槽隔离(STI)工艺波动条件下能够显著的减小FinFET器件有效Fin高度（Effective Fin Height，即被栅极包围用来形成导电沟道的Fin部分高度）波动，从而抑制了由此产生的器件电学性能波动，尤其是开启电流和栅电容的波动。以n-FinFET为例，加入体侧墙后，开启电流波动从33.46％下降至8.05％；以先导中心8英寸工艺线上已有的体硅FinFET标准工艺为基础，完成了体侧墙FinFET的工艺开发和器件流片。其中，关键工艺开发和优化主要包括:SiGe+Si多层结构外延、含SiGe层Fin结构刻蚀、SiGe对Si高选择比湿法刻蚀、体侧墙结构填充与刻蚀工艺等。实验证明了体侧墙结构能够在不增加光刻次数的情况下集成在传统体硅FinFET工艺流程中。完成了n型体侧墙FinFET器件的流片及测试工作。结果表明，体侧墙FinFET结构具有有效抑制器件开启电流波动的潜力。此外，针对现有工艺流程中存在的问题和不足进行了分析与仿真，提出了改进方法。⑵提出并优化了多种新型亚Fin区源漏穿通阻挡层(Punch-Through Stop Layer,PTSL)形成方法和结构，主要包括：提出了使用固定电荷层静电感应形成穿通阻挡层的方法。该方法通过在需要形成穿通阻挡层的位置附近淀积带有固定电荷的介质层，在亚Fin区通过静电感应产生电荷类型相反的载流子，达到穿通阻挡的效果。这种方法的优势在于，完全不引入任何掺杂粒子，能够极大减小随机掺杂波动的问题；提出了低沟道掺杂自对准穿通阻挡层注入方法。该方法通过使用多晶硅假栅作为阻挡层阻挡注入离子直接进入沟道区;并且通过预先将源漏区域选择性刻蚀，防止注入离子从源漏区散射或者扩散进入沟道区。