论文部分内容阅读
当今，在深亚微米复杂芯片的物理设计中，缩短设计耗时和保持设计的时序相关性是设计者必须要面对的两个挑战。本文以一款基于TSMC 180nm工艺的MCU芯片SW-M100为例，首先采用传统的展平式设计方法完成了芯片的物理设计，之后采用设计规划的方法在展平式设计中将ARM Cortex-M0处理器的部分逻辑分离出来，创建了一个接口逻辑模型(ILM)，最后在整个设计的顶层调入设计好的接口逻辑模型，完成整个MCU芯片的分层次物理设计。采用接口逻辑模型的分层次物理设计与原有的展平式物理设计相比，设计耗时显著缩短。此外，在新的物理设计中，ILM与模块之间、顶层物理设计不同阶段之间都具有良好的时序相关性，穿过ILM的关键路径的时序状况也得到了一定的改善，证明了采用接口逻辑模型的分层次物理设计在设计耗时和时序两方面的优势。本文所采用的物理设计和时序分析工具是Synopsys公司的IC Compiler。 主要完成的工作如下： (1)完成了SW-M100 MCU芯片的展平式物理设计，包括芯片的设计建立、设计规划、标准单元布局、时钟树综合以及芯片的布线，最终得到了布线后的版图； (2)采用分层次设计规划的方法，从展平式物理设计中将ARM Cortex-M0处理器时序最为紧张的部分cortexmOintegration划分出来构建成模块，工作包括：创建plan group、模块的电源网络规划、布线性分析、时钟网络优化、管脚排布以及时序预算规划； (3)对划分出来的模块进行独立的物理设计并在布线后生成对应的接口逻辑模型，之后在顶层中调入接口逻辑模型，完成顶层的物理设计并最终得到布线后的版图，实现SW-M100 MCU芯片基于接口逻辑模型的分层次物理设计； (4)在物理设计的布局、时钟树综合以及布线三个阶段分别统计展平式物理设计和采用ILM的分层次物理设计的设计耗时，计算出两种物理设计耗时之比； (5)结合编写的时序分析脚本完成对穿过ILM的关路径的静态时序分析和信息提取，之后分别采用最小二乘法原理和统计原理，验证接口逻辑模型与模块之间，顶层物理设计的不同设计阶段之间的时序相关性； (6)在两种物理设计中，对比穿过接口逻辑模型的关键路径在布线后的静态时序分析结果，验证路径时序的改善情况。