论文部分内容阅读
随着微电子技术的不断发展,存储器呈现出高集成度、快速、低功耗的发展趋势。静态随机读写存储器(SRAM)作为存储器大家庭中的一员,近年来得到了长足的发展。
现代数据处理系统需要高速存储和检索大量信息的能力。存储器作为计算机系统的核心部件之一,直接影响着整个计算机系统性能。
静态随机读写存储器的存取速度由地址输入到数据输出的关键路径决定;关键路径主要包括地址缓冲、译码器、存储单元、灵敏放大器和输出缓冲电路等。存储单元是存储器的核心部分,结构相对固定,其性能往往由当前的工艺水平决定。所以,在静态存储器的设计过程中,更注重的是通过对译码器、灵敏放大器等外围关键电路的优化设计来提高存储器的性能。对SRAM的设计一般要在速度、面积、功耗三者之间反复权衡,力求达到一个最佳值。本文针对以上三项,分析了影响SRAM工作速度和功耗的因素,提出了分次分时传送数据的设计方法,有效地改善了SRAM外围电路的设计,成功地控制了IC的功耗,减小了了芯片的面积。
本文所设计静态存储器为HVGA(360RGB(18bits)X480)LCD Driver IC所使用的Graphic RAM部分电路。设计重点放在存储单元、译码器、灵敏放大器、分次,分时传送数据结构的设计上。通过分析影响存储器速度和功耗的原因,提出了相应的优化措施,以通过对外围电路结构的改进而改善整个存储器的性能。最后,在0.18μm CMOS标准工艺条件下,系统通过Hspice和Hsim进行模拟。仿真结果显示:在典型的工作条件下(VDD=1.8V,T=25℃),数据存取时间小于70ns。各项设计参数都达到了预期的目标。因此,在同等工艺条件下,该存储器具有高速、低功耗的特点,对今后的存储器研究开发具有一定的借鉴作用。
全文分为六章,第一章介绍了存储器的分类及发展概况;第二章给出了本文设计的静态随机读写存储器的系统结构;第三章为系统架构;第四章对存储阵列进行优化设计;第五为存储器总体设计与仿真;最后一章为结论与展望。