Cadence为IP创建和复用提供高效率解决方案

• 出 处: 集成电路应用
• 发表日期: 2008年8期
• 关键词: CADENCE Silicon 系统级芯片 SYSTEMC C/C^++ 寄存器传输级 创新技术

Cadence称，其日前推出的C—to—Silicon Compiler高阶综合产品，能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。C—to—Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用C／C^＋＋和SystemC写成的，而寄存器传输级（RTL）模型通常被用于检验、实现和集成SoC。这种重要的新功能对于开发新型SoC和系统级IP．特别适用于消费电子、无线和有线网络市场。