论文部分内容阅读
为了增加存储器测试的可控性和可观测性，减少存储器测试的时间和成本开销，在此针对LEON处理器中的32位宽的SRAM进行BIST设计。采用MarchC＋算法，讨论了SRAM的故障模型及BIST的实现。设计的BIST电路可以与系统很好的相连，并且仅增加很少的输入／输出端口。仿真结果证明，BIST的电路的加入在不影响面积开销的同时，能够达到很好的故障覆盖率。