论文部分内容阅读
近年来，以无线传感网和可穿戴设备为代表的应用对芯片的功耗要求越来越苛刻，在芯片中功耗占比较大的静态存储器(SRAM)的低功耗设计成为集成电路设计的关键。在各种低功耗技术中，由于降低电源电压能够显著地降低动态和静态功耗，因此低电压技术成为一个重要的研究方向。在低电压下，SRAM相比其他逻辑电路更易受到工艺波动的影响，导致出现各种各样的问题，比如存储单元读写功能出错，译码电路需重新优化，灵敏放大器在低电压下失调电压过大，时序控制电路在低电压下失效等问题，上述问题导致SRAM在低电压下不能正常读写，限制了整个芯片在低电压下的应用。 本文对低电压下SRAM出现的各种问题进行了详细的研究，并提出了相应的解决办法。首先设计中采用了8管存储单元，在传统6管的基础上增加了一个读端口，使得读写分离，保证存储单元在低电压下正常读写，此外单元中背靠背的反相器采用高阈值晶体管，这样能显著降低静态功耗;其次在传统逻辑努力尺寸优化方法的基础上，提出一种在一定性能要求下，功耗优化的尺寸设计方法;此外为了降低灵敏放大器失调电压，采用多次衬底偏置的失调电压校准方法，结果显示失调电压能够显著地降低;同时提出一种基于2T结构的复制位线的时序产生电路，用于产生灵敏放大器使能信号和字线脉宽控制信号，保证SRAM读写过程中时序信号不会出错。基于以上提出的各种技术，本文设计了一款6Kb(256*24)的低电压SRAM芯片，采用SMIC130nm CMOS工艺设计实现，仿真结果显示该芯片在0.5V电压下的静态功耗为1.18uW，在10MHZ下的动态功耗为24.19uW。芯片在0.5V下的最高频率达到20MHz，在1.2V下频率上限为500MHz。