论文部分内容阅读
随着数字信号处理技术的快速发展，模数转换器(AnalogtoDigitalConverters，ADC)作为模拟信号与数字信号的接口电路得到了非常广泛的应用。逐次逼近型模数转换器(SuccessiveApproximationRegister，SAR)由于其芯片面积小，转换精度高，且能够达到较高的采样速率等优点，近些年来已逐渐成为各大高校、研究所、以及企业的研究热点。
本课题重点研究设计了一个低功耗电荷重分配型SAR结构ADC。该ADC采用分段电容阵列DAC与改进的开关次序，以减小芯片面积、降低系统功耗;利用电流源给动态比较器提供工作电流，以稳定比较器的输入失调电压;采用延迟逻辑单元，确保转换系统的工作时序;采取共质心的版图布局，以提高电容的相对匹配精度。文中对影响系统转换精度的开关非线性、节点寄生电容、以及比较器动态输入失调电压等非理想因素作了详细的分析和介绍，并给出了具体的仿真结果。
在TSMC0.18μm1P6M工艺下，采用1.8V电源电压，本课题设计实现的ADC在40MSPS的采样率下能够达到10bit的转换精度，其实际的版图面积为730μm×650μm。当输入信号频率接近20MHz时，后仿真得到的系统信号噪声失真比SNDR为56.8dB，无杂散动态范围SFDR为68.3dB，平均功耗为3.9mW。