论文部分内容阅读
近50年来，半导体集成电路技术按照“摩尔定律”快速发展，器件尺寸不断缩小，芯片集成度和性能不断得到提升。然而，器件特征尺寸进入亚100nm后，由于沟道电场及与其引发的散射的不断增强，沟道载流子迁移率不断退化，器件性能受到严重影响。为了保证尺寸缩小后的器件性能提升要求，引入迁移率增强技术成为一种必然。 传统的硅基集成电路技术中，采用应变硅技术可有效提升载流子迁移率。然而，由于应变硅技术严重依赖于应变材料的体积，随着器件尺寸的不断缩小，芯片中可引入应变材料的有效空间不断减小，使得沟道应变效率得到弱化。为在未来的小尺寸器件中继续满足器件对沟道载流子迁移率的需求，采用高迁移率材料替换Si沟道材料以提升沟道本征迁移率逐步成为产业和科研部门关注的一个焦点。 在众多的半导体材料中，由于具有更高而均衡的电子、空穴迁移率，半导体锗(Ge)材料被认为是一种具有很大潜力的MOS器件沟道备选材料。然而Ge的高表面态严重制约着其高迁移率性能的发挥。对Ge表面进行有效钝化是目前Ge基器件研究的首要难题之一。然而，Ge的原生氧化物的热不稳定性严重制约着其在未来Ge CMOS集成中的应用。相比Ge的氧化物，Ge的氮化物具有更好的热稳定性，被认为是一种很有潜力的Ge表面钝化材料。 基于Ge基器件制备的实际需要以及Ge的氮化物所显示的良好的热稳定性，本文提出并开发了多种N基Ge表面钝化工艺，对其钝化性能进行了详细的表征。 首先，开发了基于PECVD系统的NPP氮等离子钝化工艺，通过MOS电容和器件性能表征研究了其对Ge表面的钝化效果。实验表明NPP可有效降低Ge表面态，可低至9×1011 cm-2eV-1。同时NPP可有效降低Ge表面粗糙度，减少量可以超过20％。所制备的Ge器件迁移率得到显著提升。但是，NPP方法会导致界面层过快生长。 其次，针对NPP工艺的不足，提出并开发了采用N2/H2的FGP混合等离子钝化工艺，研究了其对Ge表面的钝化性能以及对Ge器件性能的改善。实验表明FGP同样可实现Ge表面钝化，其界面态、粗糙度及器件性能均得到一定改善。但研究发现，采用大小不同的混合离子对Ge表面钝化并不利于钝化效果和器件性能的进一步提升。 第三，开发了基于ICP系统的低压常温NPB氮等离子浴钝化工艺。实验表明，NPB在降低界面态的同时不会引起界面层生长，有利于小EOT器件的制备。针对该方法，提出了一种多键钝化结构模型来解释NPB的钝化机制。 对于Ge表面态钝化机制问题，一般认为Ge表面态的非对称分布是影响Ge表面钝化和器件制备的重要原因，尤其是对于Ge NMOS器件。而在实际工作中发现，对于同样的钝化方法，Ge器件在正负栅压区的反应程度不同。由此本文提出了Ge表面态钝化选择性问题。采用多种不同的N基和O基界面钝化方法，实验证实了Ge表面态钝化选择性现象的存在，为指导Ge表面钝化研究提供了重要的参考。 除了界面钝化问题外，Ge材料的本征参数一晶向，决定了材料的能带结构和有效质量等参数，也是影响器件性能的重要因素之一。为阐述衬底和沟道晶向对Ge PMOS性能的实际影响，本文采用了独特的全沟道版图设计进行了较为系统的实验研究。通过器件测试表征，分析了PMOS驱动电流、源漏电阻、GIDL泄漏电流等指标随Ge衬底晶向和沟道晶向变化的趋势，为指导Ge PMOS和CMOS结构设计提供了重要参考。