论文部分内容阅读
该论文针对已有基本开关电流电路中的非理想问题展开研究,获得了较大提升性能的开关电流存储单元新结构,依据这种新结构的开关电流电路基本单元,进而对有着重要应用前景的开关电流型Sigma-Delta调制器的实现进行了深入的研究.论文创新点及主要研究成果概括如下:1、针对已有的S<2>I开关电流存储单元性能上的一些弱点,该文提出了共源-共栅组态的S<2>I电流存储单元(简称CS<2>I)新结构,使其关键的速度与精度性能得到较好的改善.相同器件尺寸下的S<2>I与C S<2>I单元电路,后者速度性能提高了1.6倍,精度性能提高了5倍.2、依据基本的开关电流单元电路中时钟馈通误差的产生机理和数学模型,提出了一种时钟馈通的主体误差抵消方案,该方案在实现时结构简单,无需复杂时钟系统的参与,能同时消除误差电流中主体的常数项和信号关联项.分析表明:相同工艺条件下,由新方案构成的开关电流存储单元的误差电流减小了1000倍.与此同时,该文进一步开展了低电压优化的研究,在器件尺寸一定的情况下,使得开关电流存储单元在3.3V电源电压条件下调制系数达到了最大值0.6.3、基于上述高性能开关电流存储单元,该文提出了一种全差分二阶开关电流Sigma-Delta调制器的结构.与传统的二阶开关电流Sigma-Delta调制器相比,这种新结构更有效地消除了时钟馈通误差,且简化了时钟系统;同时,由于采用全差分结构既消除了偶次谐波引入的误差,又减小了孔径误差,较大地提高了调制器的精度.该文详细分析了它的系统传输函数和噪声能量,建立了行为级模型并进行了行为级仿真,对于调制器中的基本组成电路进行了优化设计.基于上述理论和设计基础,进行了全差分二阶开关电流Sigma-Delta调制器的系统设计和仿真,并利用最小正弦误差算法对其性能进行了评测,结果表明:在3.3V电源电压、10MHz采样频率、64倍过采样率下,调制器达到10位的精度.与国内外同类研究结果比较,该文设计的调制器不仅实现了低电压高速率的工作,而且综合性能也比较优越.4、以TSMC0.35um标准数字CMOS工艺为制作平台,完成了二阶开关电流Sigma-Delta调制器的版图设计,芯片面积约为0.56mm<2>.该论文的研究达到了预期目标,完成了与标准数字CMOS工艺制作完全兼容的高性能开关电流存储单元及其Sigma-Delta调制器系统的实现研究,上述研究成果为实现低电压、高速度、高精度的开关电流型Sigma-Delta A/D转换器奠定了扎实的理论基础和设计依据.