论文部分内容阅读
超高频射频识别(UHF RFID)技术因其工作距离远、传输速度快、体积小、存储信息大等优势，已经成为当前国内外研究和应用的热点，广泛应用于物流管理、智能交通、电子物品检测等领域。低功耗技术在当前已经成为芯片设计中关注的重点，并直接决定UHF RFID标签工作性能的好坏。本文主要基于EPCClass-1 Generation-2协议，对超高频RFID标签数字基带处理器进行低功耗设计研究。 首先，基于对EPC C1 G2协议中工作流程和关键指标的分析，本文提出一种新型的低功耗数字基带架构，并采用多时钟域协同工作模式，在完成协议功能的同时，尽可能的降低数字基带功耗。在对各子模块设计中，采用了一系列优化资源和降低功耗的措施，包括乒乓操作、异步计数器使用、门控时钟等设计。 其次，在数字基带处理器实现过程中，采用Synopsys提供软件对设计代码进行功能仿真，并采用FPGA平台进行验证。利用Prime Power软件得到基带处理器的功耗分析结果，统计报表得到基带在1V电压下工作的平均功耗为8.498μW。 最后，通过仿真和验证后，在TSMC0.18μm标准CMOS工艺下进行MPW流片，得到芯片总面积为0.64mm2。并对芯片进行测试，测试结果显示，数字基带的功能和功耗符合设计规范要求。所以，本文成功设计和实现了UHF RFID标签数字基带处理器，为该芯片的低功耗设计积累了技术和经验。