论文部分内容阅读
器件尺寸进入深亚微米领域后，诸如短沟道效应、热载流子效应和较大的漏电特性等小尺寸效应成为器件进一步等比例缩小的最大障碍。为了克服这些器件的不良效应，人们在新材料和新器件结构方面做了大量研究，SOI技术和槽栅MOS器件结构因其在改善小尺寸器件特性方面的巨大优势而受到业界的认可和青睐。本文对0.1μmPD-SOI槽栅CMOS器件特性进行了研究，并获得了一定成果。
1.通过相关领域的调研，对SOI技术和槽栅器件有了较为深入的了解，并对国内外体硅槽栅器件及SOI槽栅器件的研究现状和研究结果有了整体的把握。
2.通过仿真实验对SOI衬底结构和槽栅MOS器件结构的结构参数进行优化，设计出了比较理想的SOI槽栅CMOS器件结构。
3.对0.1μmSOI槽栅CMOS器件进行了工艺和器件仿真，并最终确定出实验用工艺流程和工艺参数。对比了相同工艺参数同尺寸SOI槽栅CMOS器件和体硅槽栅CMOS器件的电学特性，前者具有更好的亚阈值特性、饱和电流驱动能力并保持了良好的抗热载流子效应能力。
4.对电子束直写、Si3N4侧墙限制栅等关键工艺技术进行了专门研究，成功地将栅槽宽度限制在120nm，对Ti硅化物工艺技术以及“T型栅”结构给与了定性讨论。
5.对实际制作出的0.1μmSOI槽栅CMOS器件特性进行了研究，测试结果展示出较好的PMOS器件特性，与体硅槽栅PMOS器件特性对比结果显示出前者在饱和驱动能力和亚阈值特性方面的巨大优势，很好的吻合了仿真试验中对比体硅槽栅PMOS器件的特性优势。NMOS器件特性不甚理想，对失败原因给予了讨论分析。