论文部分内容阅读
涵盖了计算机、通信、信息服务、音视频处理的多媒体产业目前已经成为电子信息产业的重要组成部分并且发展迅速。据预测，数字音视频产业将在2010年成为我国国民经济第一大产业。对视频解码器和编解码算法的研究有着巨大的现实和理论意义。
本文对H.264/AVC标准和视频编解码主要算法进行了深入的研究，设计了软硬件协同的视频解码器，完成了硬件加速器电路模块的设计和仿真测试工作，并在FPGA开发板上对解码器进行了调试和验证工作。为了充分验证解码器的功能，本文选取了foreman，salesman，carphone，suzie，mobile，coastguard等多个码流进行解码测试。测试结果表明，本文设计的解码器可以满足预期的性能要求，硬件加速器可以在1006个时钟周期内完成一个宏块的解码，在50MHz下可以满足720×480@30分辨率的解码要求。本文的主要内容和创新可归纳如下：
设计了一种软硬件协同的H.264/AVC基本档次解码器。
创新的提出了一种采用二分法进行变长解码的算法。利用变长码的前缀码特点，对所有变长码进行补零、排序，原变长码表拆分成一个不等概率一维有序链表和若干个相关的一维链表，通过选择合适的二分法起始搜索位置，可以极大的减少搜索次数，提高解码速度。与直接的遍历码表搜索法相比，有50％以上的性能提高，与目前一些常用的解码算法相比，有超过30％的性能提高。
创新的提出了全并行的通用整数变换电路结构，通过完全展开变换矩阵，将矩阵乘法拆分成对输入数据的多项式求和，只利用多路选择器和累加器来实现，电路简单、面积小、功耗低，可以完成H.264/AVC基本档次中的全部类型变换。