论文部分内容阅读
由于SOI全介质隔离技术在功率集成电路方面的独特优势，SOI横向功率器件近年来发展迅速，逐渐向高速、高可靠、低功耗、易于集成等方向发展。击穿电压和比导通电阻是功率器件的重要参数，如何改善二者之间的制约关系是SOI功率器件研究的热点。另一方面，SOI功率器件的热载流子效应和自热效应较为严重，热可靠性问题日益受到重视。鉴于此，本文将开展SOI功率器件研制和热可靠性方面的研究工作。 首先设计SOI超结LDMOS器件结构，针对抑制衬底辅助耗尽效应提出几种新型SOI超结结构，同时进行击穿电压和比导通电阻之间制约关系的优化。利用Sentaurus TCAD仿真软件对SOI超结LDMOS进行结构及工艺上的优化，针对三组不同的超结区掺杂浓度设计相应的离子注入参数。提出三步离子注入调控P柱区形貌的超结器件制造工艺，并进行版图绘制。利用无锡华润上华半导体有限公司0.5μmSOI BCD制造平台进行器件研制。器件测试结果分析表明，新型SOI超结结构可以有效抑制衬底辅助耗尽效应，提高器件击穿电压、降低器件比导通电阻。尤其是SEMI-SJ结构，当漂移区长度5μm时，击穿电压可以达到71V，比导通电阻仅为1.92Ω·mm2。与常规SOI超结LDMOS相比，击穿电压提高130％，比导通电阻降低76％。 针对研制的SOI超结LDMOS结构，进行热载流子注入效应研究。测试结果分析表明，对于SOI超结LDMOS结构，热空穴对栅氧及场氧的注入是主要的热载流子注入效应。应力作用早期，注入的空穴吸引载流子电子在界面处流动，增加界面电子浓度，增大电流，导致器件比导通电阻减小。当应力作用时间不断增长，注入到场氧区的空穴诱发的界面缺陷态将捕获载流子，降低载流子迁移率，造成器件电流减小，比导通电阻增大。当应力作用时间达到临界值后，二种效应达到平衡，器件比导通电阻退化程度趋于饱和。 SOI器件自加热效应降低载流子迁移率、降低漏极电流。为进一步提高器件热可靠性，提出一种具有衬底N型埋层的图形化SOI LDMOS器件结构(NFBL-PSOI)。在传统的SOI LDMOS结构漏极下方的埋氧层上开硅窗口，并在P型衬底区形成高浓度的N型埋层。当器件处于反向耐压时，N型埋层在衬底区形成反向PN结、引入电场峰，同时扩展纵向耗尽区宽度，将纵向电场引入衬底、提高器件的纵向耐压。N型埋层在横向上将电场引入源极埋氧层下方，调制漂移区电场、使其均匀分布，提高器件横向耐压。另外，该窗口可以有效将器件有源区产生的热量经衬底导入热沉，抑制自加热效应。相同漂移区掺杂浓度下传统SOI LDMOS以及图形化SOILDMOS击穿电压只有240V和456V，设计的NFBL-PSOI结构器件击穿电压可达到820V，分别提高了240％和80％。 为了在保持高击穿电压的同时，进一步减小器件的比导通电阻和自热效应，提出一种具有双纵向场板的Trench LDMOS器件结构(DVFP-TLDMOS)，该结构结合了深Trench技术、介质场增强技术、超结技术和纵向场板技术，从三个方面降低比导通电阻:第一，深Trench技术引入允许器件漂移区横向长度大幅减小到传统器件的1/3，;第二，纵向场板技术对漂移区辅助耗尽效应允许漂移区掺杂浓度增大;第三，器件导通时靠近栅极的场板在漂移区中形成电子积累层、进一步降低器件比导通电阻。在器件耐压上，该结构引入双纵向场板和超结技术，漂移区全耗尽后在介质槽两边形成的正、负空间电荷，不仅导致介质中的电场增加，同时在漂移区中引入多个电场峰，提高了器件耐压。该结构击穿电压达到840V，相对于传统S0ITrench LDMOS结构提高了89％，比导通电阻60mΩ·cm2，相对传统SOI TrenchLDMOS结构降低了83％，功率因子高达11.8 MW/cm2，打破了传统的“硅限”。 由于SOI材料自身物理特性的限制，在提高器件性能和降低自热效应方面很难同时兼顾。超高耐压时，SiC功率器件可以很好实现二者的折衷。结合SiC材料和超结结构的优势，本文设计SiC超结二极管，通过数值仿真设计了超结漂移区结构和制造工艺流程，为SiC DMOS器件结构研制提供基础。