论文部分内容阅读
H.264/AVC是近年来制定的一套兼顾广播和电信、覆盖低码率通信到高清晰电视多种应用的视频压缩标准，它不仅吸收了以往视频编码标准中的经验，而且在此基础上采用了很多新的编码技术。在保证相同解码图像质量下，H.264/AVC比MPEG-2和H.263的压缩率提高至少一倍以上。然而，H.264/AVC编码的计算复杂度与其它视频压缩标准相比，高出了几倍甚至十几倍，需要消耗大量的时间和系统资源，因此，实时的H.264/AVC编码实现面临着巨大的挑战，需要寻找优化的编码算法，以减少巨大的运算复杂度。另一方面，基于H.264/AVC编码标准的视频压缩专用芯片具有广阔的市场前景。研究高效的H.264/AVC编码器芯片系统方案已成为ASIC研究领域的热点和难点。
本文针对H.264/AVC基线规范编码关键技术的算法和系统架构进行了深入的研究。本文的研究工作和成果可以概括如下：
1.针对帧内预测中不同的预测模式进行分析，设计了一种可配置的预测像素生成电路，可以支持标准中规定的所有预测模式。该电路通过合理的利用时间和空间的冗余，使用两个计算单元实现了每个周期生成4个像素的预测值。电路在55MHz运行速度下每秒可以处理39帧标清图像，完全满足标清序列的实时编码需求。
2.分析了视频序列中各子块的运动向量的分布特征之后，提出了一种基于一维搜索与局部全搜索相结合的整像素快速运动估计算法。该算法可以在比全搜索算法节省92％的搜索计算量的前提下，保持良好的压缩性能。然后给出了该快速算法的硬件结构，该结构采用了二维脉动阵列，以较小的数据带宽实现了整数运动估计的快速处理，对于一个宏块只需要506个周期即可完成整像素运动估计。
3.提出了一种基于拉格朗日插值定理的快速分数维运动估计算法。该算法与JM模型中的全搜索算法相比，采用了一维插值结构，将搜索点数由原先的十七个降低为4个，有效降低了计算量。设计了一种该快速算法的实现电路，该电路可在1120个周期内完成一个宏块内所有子块的分数维运动估计。
4.提出了基于三级流水的H.264基线编码器硬件结构。该结构将帧内预测，分数维搜索，以及变换重构模式并入一级流水，提高了硬件利用率，并且克服了四级流水结构中相邻宏块信息不完整的缺点。
到目前为止，已经在软件平台上完成了整个系统的模拟仿真，并使用RTL实现了系统的核心部分，分别在硬件加速器和FPGA开发板上进行了验证仿真。