论文部分内容阅读
随着计算机网络技术的快速发展，互联网中信息持续增长，信息的安全受到各界的普遍关注。用户对信息安全产生了迫切的需求，数据加密伴随着这一需求不断得到重视与发展。AES算法由于具有良好的安全性能与易于实现的优点被作为新一代的加密标准并被广泛应用。AES算法既可以通过软件也可以通过硬件来实现。目前软件实现已经非常成熟，但是速度较慢、成本高、开销大，而硬件实现在速度、成本以及复杂度上都具有非常明显的优势。本文通过FPGA开发工具对AES算法进行了硬件设计，将传统的固定密钥设计为可由外部接口键入系统的可控密钥，并在千兆以太网交换机光纤链路中进行验证。主要工作如下: 1.分析了AES算法的加、解密基本原理，基于相关数学算法提出了对应的电路模型，并基于Xilinx FPGA xc7k325t以RTL代码设计开发了加解密电路。在添加输入信号激励后，以ModelSim软件和Chipscope在线调试的方式进行了验证。通过两种验证方式结果的对比，充分说明了AES算法在本系统中的可行性。 2.根据4×4矩阵按键原理，选用比较器芯片完成密钥模块的按键设计，实现了AES算法的密钥键入，为密钥的动态改变提供了硬件接口。选用液晶LCD1602设计了显示电路，实现了键入密钥的实时显示。 3.通过FPGA调用高速串行接口GTX模块与SFP光收发模块，在以太网的数据链路层上对通信数据进行接收与加密。通过识别特殊控制字符仅对帧中数据部分进行加密，提高了AES算法的效率并节约开销。将AES算法应用于1.25Gbps的以太网通信中，通信依然保持在最高速率，说明AES算法在保证保密性能的同时，并未降低通信效率。实验在以太网交换机光纤通信链路中进行视频通话，经过AES算法处理的视频通话流畅，没有时延，从而验证了本文提出的AES算法在以太网通信中具有很强的实用性。