论文部分内容阅读
近年来，CMOS技术的不断进步和通信与多媒体等电子产品市场的迅猛增长推动着基于CMOS工艺的片上系统(SoC)技术的快速发展。在片上系统技术中，模数转换器(ADC)的设计是关键技术之一。在中高精度(8位以上)、高速(数兆赫兹以上)ADC中，流水线型ADC是一种非常合适的结构。
本文设计的流水线ADC用于无线传感器网络节点嵌入式芯片中。论文主要工作包括：
(1)深入分析了各种非理想因素对流水线ADC的性能的影响机理，提出了运放有限增益带宽、电容失配、热噪声等因素对性能影响的数学模型，建立了级分辨率对系统线性度影响的数学模型。
(2)基于对功耗和面积的优化分析，采用每级2.5位的结构方案，设计了一个10位40 MSample/s的流水线ADC。系统由1级采样保持级、5级每级2.5位的流水级电路构成。
(3)使用Simulink软件建立了ADC的行为级系统模型，对电容失配、运放有限增益带宽等系统非理想因素进行了仿真验证，辅助进行系统最优设计。
(4)采用自举开关结构和底板采样技术提高采样开关的线性度。设计了低压低回程噪声的比较器，并采用数字校正技术纠正比较器的直流失调。设计了高速稳定的参考电压电路，包括带隙基准源、电压缓冲器等，实现ADC的高度集成。
(5)采用SMIC0.18μm1P6M CMOS RF工艺完成了该ADC的版图设计，并进行了流片与芯片测试。
论文进行了两次流片实验，第二次实验在第一次实验的结果上进行了功耗优化。测试结果显示，第一版和第二版ADC的DNL分别为0.42 LSB和0.35 LSB，INL分别为0.93 LSB和0.55 LSB，有效精度分别为9位和8.5位，芯片面积分别为1.88 mm2和1.5 mm2，整体功耗分别为133 mW和85 mW。