论文部分内容阅读
研究了二维5/3提升结构离散小波变换的算法特点和电路架构。为了有效降低存储消耗并提高电路速率,提出一种流水线优化的四核并行处理架构,即由两个行处理核并行读入奇数行和偶数行数据,进行水平方向的一维离散小波变换,中间生成的高频系数和低频系数无需缓存,直接并行输入两个列处理核,进行垂直方向的一维离散小波变换。每个处理核都经过流水线优化,减少了关键路径。使用Xilinx的Sparten6-xc6slx150tFPGA实现。该架构时钟频率可达261MHz,转换N×N大小的图像仅需2 N的存储空间。