论文部分内容阅读
摘 要： 主要通对使用74LS160能克服触发器的工作速度的差异情况以及竞争冒险现象，实现使异步复位信号能够持续足够长的时间，从而使74LS160能够从0110这一状态复位变为0000状态，成功得竞争结果，实现对六进制计数器的改进设计。
关键词： 同步计数器；加法计数器；触发器；计数脉冲；异步复位；预置数
中图分类号：TN792 文献标识码：A 文章编号：1671－7597（2011）0810067－01
0 引言
所谓计数，就是计算输入脉冲的个数，而计数器就是实现计数功能的时序部件。同时我们也知道计数器是一种应用十分广泛的时序电路，在用集成计数器构成N进制计数器时，需要利用置数控制端或清零端，让电路跳过某些状态来获得N进制计数器[1]。74LS160的十个有效状态是BCD编码的，即0000、0001、0010、0011、0100、0101、0110、0111、1000、1001。
1 设计分析研究
设计电路虽然要经历七个状态，但是只需六个脉冲就完成一个计数循环，因此它仍是六进制计数器，这就是我们常常所要注意的问题。
我们仔细分析一下。假设74LS160的初始状态为0000，第一个时钟脉冲到达后，它的状态变为0001，第二个时钟脉冲到达后，它的状态变为0010，……，第五个时钟脉冲到达后，它的状态变为0101，第六个时钟脉冲到达后，它的状态变为0110。当74LS160处于0110这个状态时，译码器输出低电平，使74LS160异步复位，进入0000这个状态。“异步复位”是一个关键词。与同步复位不同，异步复位不受时钟脉冲的控制。于是，译码器的输出刚变成低电平，74LS160的状态就变成了0000。理想情况下，74LS160在第六个时钟周期内首先在0110状态停留片刻，然后就稳定地停留在0000状态。我们知道，计数器的工作对象是时钟脉冲。计数，就是计时钟脉冲的个数。在这个设计中，74LS160从0000状态出发，经过六个（而不是七个）时钟周期又回到了0000状态，也就是说，每六个（而不是七个）时钟脉冲就使74LS160的状态循环一次。因此，这个电路是一个六进制计数器。计数循环中包括0000、0001、0010、0011、0100和0101这六个稳定状态[2]。我们知道，计数器的状态是触发器记忆的。我们知道74LS160有四个触发器 ，分别记忆 。这四个触发器的工作速度是有差异的。在74LS160从0110变成0000的过程中， 和 的状态不变， 和 的状态要从1变成0。我们假设 比 快，那么刚刚 从1变0时， 仍然处于1状态。这时，译码器的输出就不是低电平了，74LS160的异步复位信号就消失了。在异步复位信号持续时间过短的情况下， 将保持1状态不变。于是74LS160将停留在0010状态，而不是我们期望的0000状态。显然，这是一种竞争冒险现象，因为74LS160是否能够从0110变成0000取决于 和 的竞争结果。怎样使异步复位信号持续足够长的时间呢？我们来看看这个电路图2。
两个与非门构成了RS锁存器，以它的 端输出的低电平作为74LS160
的异步复位信号。若74LS160从0000状态开始计数，则第六个时钟脉冲上升沿到达时进入0110状态，使RS锁存器置位， 端输出低电平。74LS160
在0110状态作短暂停留后，迅速转入其它状态，如0010或0100，译码器输出的负脉冲消失。如果我们把这个窄脉冲直接作为74LS160的异步复位信号，计数器不一定能够可靠地工作。如果我们把这个窄脉冲作为RS锁存器的置位信号，把时钟脉冲作为RS锁存器的复位信号，再将RS锁存器的 作为74LS160的异步复位信号，计数器一定能够可靠地工作，因为 输出的负脉冲的宽度与时钟脉冲高电平的持续时间相等[3]。
2 结束语
本文通过对同步十进制加法计数器74LS160的各引脚的功能分析研究，并对实现六进制计数器的常规设计进行比较分析，提出了运用74LS160的异步复位端的设计方法，使74LS160能克服触发器的工作速度的差异情况以及竞争冒险现象，从而实现了较为理想的六进制计数器的改良设计方法。
参考文献：
[1]康华光，电子技术基础，北京：高等教育出版社，1998.
[2]阎石，数字电子技术基础，高等教育出版社，2004，5（1）：18-19.
[3]肖雨亭主编，数字电子技术，机械工业出版社，1996.
关键词： 同步计数器；加法计数器；触发器；计数脉冲；异步复位；预置数
中图分类号：TN792 文献标识码：A 文章编号：1671－7597（2011）0810067－01
0 引言
所谓计数，就是计算输入脉冲的个数，而计数器就是实现计数功能的时序部件。同时我们也知道计数器是一种应用十分广泛的时序电路，在用集成计数器构成N进制计数器时，需要利用置数控制端或清零端，让电路跳过某些状态来获得N进制计数器[1]。74LS160的十个有效状态是BCD编码的，即0000、0001、0010、0011、0100、0101、0110、0111、1000、1001。
1 设计分析研究
设计电路虽然要经历七个状态，但是只需六个脉冲就完成一个计数循环，因此它仍是六进制计数器，这就是我们常常所要注意的问题。
我们仔细分析一下。假设74LS160的初始状态为0000，第一个时钟脉冲到达后，它的状态变为0001，第二个时钟脉冲到达后，它的状态变为0010，……，第五个时钟脉冲到达后，它的状态变为0101，第六个时钟脉冲到达后，它的状态变为0110。当74LS160处于0110这个状态时，译码器输出低电平，使74LS160异步复位，进入0000这个状态。“异步复位”是一个关键词。与同步复位不同，异步复位不受时钟脉冲的控制。于是，译码器的输出刚变成低电平，74LS160的状态就变成了0000。理想情况下，74LS160在第六个时钟周期内首先在0110状态停留片刻，然后就稳定地停留在0000状态。我们知道，计数器的工作对象是时钟脉冲。计数，就是计时钟脉冲的个数。在这个设计中，74LS160从0000状态出发，经过六个（而不是七个）时钟周期又回到了0000状态，也就是说，每六个（而不是七个）时钟脉冲就使74LS160的状态循环一次。因此，这个电路是一个六进制计数器。计数循环中包括0000、0001、0010、0011、0100和0101这六个稳定状态[2]。我们知道，计数器的状态是触发器记忆的。我们知道74LS160有四个触发器 ，分别记忆 。这四个触发器的工作速度是有差异的。在74LS160从0110变成0000的过程中， 和 的状态不变， 和 的状态要从1变成0。我们假设 比 快，那么刚刚 从1变0时， 仍然处于1状态。这时，译码器的输出就不是低电平了，74LS160的异步复位信号就消失了。在异步复位信号持续时间过短的情况下， 将保持1状态不变。于是74LS160将停留在0010状态，而不是我们期望的0000状态。显然，这是一种竞争冒险现象，因为74LS160是否能够从0110变成0000取决于 和 的竞争结果。怎样使异步复位信号持续足够长的时间呢？我们来看看这个电路图2。
两个与非门构成了RS锁存器，以它的 端输出的低电平作为74LS160
的异步复位信号。若74LS160从0000状态开始计数，则第六个时钟脉冲上升沿到达时进入0110状态，使RS锁存器置位， 端输出低电平。74LS160
在0110状态作短暂停留后，迅速转入其它状态，如0010或0100，译码器输出的负脉冲消失。如果我们把这个窄脉冲直接作为74LS160的异步复位信号，计数器不一定能够可靠地工作。如果我们把这个窄脉冲作为RS锁存器的置位信号，把时钟脉冲作为RS锁存器的复位信号，再将RS锁存器的 作为74LS160的异步复位信号，计数器一定能够可靠地工作，因为 输出的负脉冲的宽度与时钟脉冲高电平的持续时间相等[3]。
2 结束语
本文通过对同步十进制加法计数器74LS160的各引脚的功能分析研究，并对实现六进制计数器的常规设计进行比较分析，提出了运用74LS160的异步复位端的设计方法，使74LS160能克服触发器的工作速度的差异情况以及竞争冒险现象，从而实现了较为理想的六进制计数器的改良设计方法。
参考文献：
[1]康华光，电子技术基础，北京：高等教育出版社，1998.
[2]阎石，数字电子技术基础，高等教育出版社，2004，5（1）：18-19.
[3]肖雨亭主编，数字电子技术，机械工业出版社，1996.