论文部分内容阅读
提出一种以硬件实现的各种条件为约束设计准循环的低密度奇偶校验码的校验矩阵方法,以简化硬件结构,采用行列交换及寻找最大平均环提升译码性能的方法.设计码长为1200的校验矩阵,对该矩阵的译码电路进行RTL实现,采用SMIC0.13μm标准CMOS工艺综合实现660 Mb/s吞吐率,面积为3.1 mm2,以该方法设计的矩阵可用于实现低复杂度的LDPC译码电路.