基于Verilog HDL的模型优化

• 作 者: 周信坚 李德兵
• 机 构: 江南计算技术研究所,江南计算技术研究所 江苏无锡214000,江苏无锡214000
• 出 处: 计算机与信息技术
• 发表日期: 2008年05期
• 关键词: Verilog HDL 模型优化 Verilog 条件语句 begin 锁存器 建模 综合工具 多路选择器 变量

本文基于模型优化的必要性,对使用Verilog HDL建模时可以运用的优化手段作了详细的阐述,对设计者具有一定的指导意义。

Based on the necessity of model optimization, this paper elaborates on the optimization methods that can be used when using Verilog HDL modeling, which is of guiding significance to designers.