FSM状态间逻辑条件检验的算法研究

• 作 者: 董云耀 何一兵
• 机 构: 杭州电子工业学院CAD研究所,杭州电子工业学院CAD研究所杭州,310037,杭州,310037
• 出 处: 计算机辅助设计与图形学学报
• 发表日期: 1993年3期
• 关键词: 有限状态机 算法 设计 集成电路 Finite state machine logic synthesis design automation.

有限状态机(FSM)是VLSI控制结构的一种映射,它的自动综合成为设计自动化的一个十分重要的环节和途径。本文讨论在FSM自动综合中输入阶段的状态间逻辑条件检验的问题,研究分析状态间逻辑条件检验的相互关系及影响,并提出了FSM状态间逻辑条件检验的优化算法,从而使时间复杂度降低,实现更加简便。最后,本文给出了优化算法的流程和一些实验结果,结果令人满意。