论文部分内容阅读
本文基于FPGA平台提出一种参数化定时设计方法,其采用嵌入式SOPC技术,通过实时操作系统将定时参数传递给定时产生逻辑,实现定时的灵活变化。在参数化定时设计的基础上,进一步提出一种高精度定时器设计方法,将定时信号分为整数和小数两部分分别产生。试验结果表明,该方法与直接使用高频时钟作为计数基准产生的定时精度一致,而在逻辑资源消耗、时序收敛等方面更具优势。