基于0.13m标准逻辑工艺的1Mb阻变存储器设计与实现

• 作 者: 金钢 吴雨欣 张佶 黄晓辉 吴金刚 林殷茵
• 机 构: 复旦大学专用集成电路与系统国家重点实验室,中芯国际集成电路制造有限公司存储器研发中心
• 出 处: 固体电子学研究与进展
• 发表日期: 2011年2期
• 关键词: 阻变存储器 1T1R 斜坡脉冲写驱动 多电压字线驱动 读取参考系统 resistive random access memory 1T1R ramped pul
• 基金项目: 国家“863”高技术研究发展计划资助项目（2008AA031401）, 国家自然科学基金资助项目（60676007）, “973”资助项目（2007CB935403）

采用了SMIC 0.13μm标准CMOS工艺设计并实现了一个1 Mb容量的基于1T1R结构的阻变存储器。描述了整个芯片的基本存储单元、存储器架构以及特殊的电路设计技术,包括优化的存储器架构、用于降低reset功耗的多电压字线驱动、使电阻分布更紧凑的斜坡脉冲写驱动以及可验证的读取参考系统。芯片实现了22F2的存储单元特征尺寸,小于30μA的reset电流和2个数量级的可擦写次数的提高。