论文部分内容阅读
针对超大规模的门阵列和标准单元电路，本文提出卫种功耗和时延双重驱动的ＶＬＳＩ布局算法，以往发表的布局算法中，很少能够同时处理功耗和时延的双重约束，在以往的时延驱动布局算法中，仅有一个算法能够处理超大规模的电路，该算法的尚存在以下问题；１）其基本思想只能处理组合电路；２）延迟模型过于简单，因而不适合深亚微米工艺；３）该不是基于全路径的，我们的算法克服了这些问题，能够精确地控制最长路径延迟，同时保证优