论文部分内容阅读
（国家知识产权局专利局专利审查协作湖北中心 湖北省 武汉市 4300470）
摘 要：电子产品集成化，微型化的迅速发展，要求印制电路板（PCB）铜层线路的线宽越来越小，在此情况下，为了保证印制电路板铜层线路的电流导通能力以及承载能力，就需要增加铜层线路的厚度。本文结合专利文献统计，对印制电路板厚铜线路制作方法的发展进行了分析，并从分析结果中得到了有益的结论。
关键词：厚铜；电路板；加成；减成
1.引言
印制电路板不仅可以为电子元器件提供必要的电气连接以及机械支撑，同时也逐渐被赋予了更多的附加功能，在印制电路板制作领域，如何高效且高可靠性的制作厚铜线路层逐渐成为PCB行业的研发热门之一，前景广阔。
2.印制电路板厚铜线路制作方法专利申请整体状况分析
下图是VEN专利数据库中涉及印制电路板厚铜线路制作方法的全球专利申请量年代分布图（图中所示数据仅涉及1990年以后的专利申请数据），从图中可以看出，自1990年起至2006年间，每年的专利申请量维持在一个较为平稳的状态，而从2007年至2015年间，专利申请量开始呈现较大幅度增张，且有逐年递增的趋势，这正是由于近年来电子产业对印制电路板微型化，集成化的内在要求越来越高，有力的推动了该技术的迅速发展。
3.印制电路板厚铜线路制作方法发展介绍
通过对本领域专利申请文献的分析汇总发现，目前主要存在三种印制电路板厚铜线路制作方法，分别为：加成法、半加成法及全加成法，下面将逐项介绍三种方法的基本原理、适用情况及存在的普遍问题。
3.1.减成法，该方法是在表面形成有规定厚度铜箔（该厚度为最终需要的铜层线路厚度）的基板上进行厚铜线路的制作方法，首先在厚铜箔面贴膜并显影形成抗蚀图形，之后通过选择性蚀刻去除裸露的铜层，最后，去除抗蚀图形后得到厚铜线路图形。该方法工艺流程简便，通过已经比较成熟的普通蚀刻工艺即可完成制作。然而，该方法最大缺点在于，在蚀刻过程中，裸露铜层往下蚀刻的同时，也会往侧面蚀刻（侧蚀），如果铜层厚度较厚，新鲜蚀刻液难以进入，水池效应明显，再由于本身蚀刻制程能力的限制，及线宽要求和抗蚀层宽度的限制，要完成对较厚铜层的蚀刻，达到规则的线路形状，势必需要一定的线路间距满足药水的及时交换。随着电路板集成度的提高，蚀刻铜层线宽越来越小，而在侧蚀的作用下，这种直接蚀刻的方法很难满足密集铜层线路制作要求，从而很大程度上限制了减成法在厚铜精细线路制作中的应用。针对上述缺陷，本领域技术人员也积极寻求改善的方案，如采用在铜层一面分次蚀刻的方法或是从铜层正反两面分次蚀刻的方法，然而，这两种分次蚀刻的方法，不仅增加了工艺流程，而且每次蝕刻均会带来对位不准的技术问题，导致蚀刻后线路侧面有齿状突起而出现线路不规则的情形。
3.2.半加成法，该方法是在表面形成有一较薄基底铜层（该基底铜层厚度小于最终需要的铜层线路厚度）的基板上进行厚铜线路的制作方法，首先在基底铜层面上，镀敷抗蚀层，其后进行曝光、显影，形成抗镀图形，之后，对未被抗镀层覆盖部分进行电镀镀铜，剥离抗镀层，蚀刻去除基底铜层形成线路。这种方法一般通过化学镀铜沉积基底铜层，由于化学沉铜得到的铜层很薄，易于蚀刻，相对来说，在一定程度上减小了线路的侧蚀，可以用于制作具有精细线路的印制电路板。然而，在绝缘基材上沉积化学铜，容易出现化学镀铜层与基材附着力不足而发生分层起泡的现象。针对上述缺陷，本领域技术人员采用溅射法代替化学镀铜在基材表面形成铜膜作为基底铜层，但是溅射形成的铜膜表面光滑，无法与抗蚀干膜材料紧密贴合，难以形成图形。技术人员进一步对该方法进行了一些改进，在绝缘基材上层压一层普通铜箔形成覆铜板，之后将铜箔进行减薄处理，形成基底铜层，但是减铜后铜层厚度不易控制且铜的损耗量较大。
3.3.全加成法，即采用含光敏催化剂的绝缘基板，在按线路图形曝光后，通过选择性化学沉铜得到导体图形的工艺。现有的全加成法工艺适合制作精细线路，但其基材有特殊要求，成本高且工艺还不成熟，不能大规模应用于印制电路板制作。
从目前的工艺路线来看，一般日、台背景的线路板厂选择减成法制造工艺，美、港背景的线路板厂选择半加成法制造工艺。
4.结论
随着电子以及电源通讯技术的快速发展，厚铜线路电路板逐渐成为一类具广阔市场前景的特殊PCB板，受到越来越多的线路板制造商的关注，已有的厚铜线路板制作方法，每种方法仍存在其固有的缺陷，随着电子科技的快速发展，如何精简工艺，并能高效且高质量的制作出厚铜精细线路板始终是人们需要追逐的，为了在电子科技领域赶上甚至赶超发达国家的发展水平，中国具有加大投入研发该技术的需求，加强技术改进，并注重自主创新研发，来增强我国的科技实力。
参考文献
[1] 田玲，李志东，浅谈蚀刻因子的计算方法[J].印制电路信息，2007，12：P92-96.
[2] 幸銳敏，张可，厚铜板线路制作工艺探讨.2010中日电子电路秋季大会暨秋季国际PCB技术/信息论坛论文集，2010，P244-251.
摘 要：电子产品集成化，微型化的迅速发展，要求印制电路板（PCB）铜层线路的线宽越来越小，在此情况下，为了保证印制电路板铜层线路的电流导通能力以及承载能力，就需要增加铜层线路的厚度。本文结合专利文献统计，对印制电路板厚铜线路制作方法的发展进行了分析，并从分析结果中得到了有益的结论。
关键词：厚铜；电路板；加成；减成
1.引言
印制电路板不仅可以为电子元器件提供必要的电气连接以及机械支撑，同时也逐渐被赋予了更多的附加功能，在印制电路板制作领域，如何高效且高可靠性的制作厚铜线路层逐渐成为PCB行业的研发热门之一，前景广阔。
2.印制电路板厚铜线路制作方法专利申请整体状况分析
下图是VEN专利数据库中涉及印制电路板厚铜线路制作方法的全球专利申请量年代分布图（图中所示数据仅涉及1990年以后的专利申请数据），从图中可以看出，自1990年起至2006年间，每年的专利申请量维持在一个较为平稳的状态，而从2007年至2015年间，专利申请量开始呈现较大幅度增张，且有逐年递增的趋势，这正是由于近年来电子产业对印制电路板微型化，集成化的内在要求越来越高，有力的推动了该技术的迅速发展。
3.印制电路板厚铜线路制作方法发展介绍
通过对本领域专利申请文献的分析汇总发现，目前主要存在三种印制电路板厚铜线路制作方法，分别为：加成法、半加成法及全加成法，下面将逐项介绍三种方法的基本原理、适用情况及存在的普遍问题。
3.1.减成法，该方法是在表面形成有规定厚度铜箔（该厚度为最终需要的铜层线路厚度）的基板上进行厚铜线路的制作方法，首先在厚铜箔面贴膜并显影形成抗蚀图形，之后通过选择性蚀刻去除裸露的铜层，最后，去除抗蚀图形后得到厚铜线路图形。该方法工艺流程简便，通过已经比较成熟的普通蚀刻工艺即可完成制作。然而，该方法最大缺点在于，在蚀刻过程中，裸露铜层往下蚀刻的同时，也会往侧面蚀刻（侧蚀），如果铜层厚度较厚，新鲜蚀刻液难以进入，水池效应明显，再由于本身蚀刻制程能力的限制，及线宽要求和抗蚀层宽度的限制，要完成对较厚铜层的蚀刻，达到规则的线路形状，势必需要一定的线路间距满足药水的及时交换。随着电路板集成度的提高，蚀刻铜层线宽越来越小，而在侧蚀的作用下，这种直接蚀刻的方法很难满足密集铜层线路制作要求，从而很大程度上限制了减成法在厚铜精细线路制作中的应用。针对上述缺陷，本领域技术人员也积极寻求改善的方案，如采用在铜层一面分次蚀刻的方法或是从铜层正反两面分次蚀刻的方法，然而，这两种分次蚀刻的方法，不仅增加了工艺流程，而且每次蝕刻均会带来对位不准的技术问题，导致蚀刻后线路侧面有齿状突起而出现线路不规则的情形。
3.2.半加成法，该方法是在表面形成有一较薄基底铜层（该基底铜层厚度小于最终需要的铜层线路厚度）的基板上进行厚铜线路的制作方法，首先在基底铜层面上，镀敷抗蚀层，其后进行曝光、显影，形成抗镀图形，之后，对未被抗镀层覆盖部分进行电镀镀铜，剥离抗镀层，蚀刻去除基底铜层形成线路。这种方法一般通过化学镀铜沉积基底铜层，由于化学沉铜得到的铜层很薄，易于蚀刻，相对来说，在一定程度上减小了线路的侧蚀，可以用于制作具有精细线路的印制电路板。然而，在绝缘基材上沉积化学铜，容易出现化学镀铜层与基材附着力不足而发生分层起泡的现象。针对上述缺陷，本领域技术人员采用溅射法代替化学镀铜在基材表面形成铜膜作为基底铜层，但是溅射形成的铜膜表面光滑，无法与抗蚀干膜材料紧密贴合，难以形成图形。技术人员进一步对该方法进行了一些改进，在绝缘基材上层压一层普通铜箔形成覆铜板，之后将铜箔进行减薄处理，形成基底铜层，但是减铜后铜层厚度不易控制且铜的损耗量较大。
3.3.全加成法，即采用含光敏催化剂的绝缘基板，在按线路图形曝光后，通过选择性化学沉铜得到导体图形的工艺。现有的全加成法工艺适合制作精细线路，但其基材有特殊要求，成本高且工艺还不成熟，不能大规模应用于印制电路板制作。
从目前的工艺路线来看，一般日、台背景的线路板厂选择减成法制造工艺，美、港背景的线路板厂选择半加成法制造工艺。
4.结论
随着电子以及电源通讯技术的快速发展，厚铜线路电路板逐渐成为一类具广阔市场前景的特殊PCB板，受到越来越多的线路板制造商的关注，已有的厚铜线路板制作方法，每种方法仍存在其固有的缺陷，随着电子科技的快速发展，如何精简工艺，并能高效且高质量的制作出厚铜精细线路板始终是人们需要追逐的，为了在电子科技领域赶上甚至赶超发达国家的发展水平，中国具有加大投入研发该技术的需求，加强技术改进，并注重自主创新研发，来增强我国的科技实力。
参考文献
[1] 田玲，李志东，浅谈蚀刻因子的计算方法[J].印制电路信息，2007，12：P92-96.
[2] 幸銳敏，张可，厚铜板线路制作工艺探讨.2010中日电子电路秋季大会暨秋季国际PCB技术/信息论坛论文集，2010，P244-251.