论文部分内容阅读
[摘要]本文简单介绍了机内自检测（BIT）的概念，主要论述了在智能BIT中是如何应用现代电子技术进行设计的。并介绍了边界扫描技术的基本原理与硬件和软件基础。
[关键词]BIT 电子技术 边界扫描技术
BIT简介
BIT是指系统主装备不用外部测试设备就能完成对系统、分系统或设备的功能检查、故障诊断与隔离以及性能测试，它是联机检测技术的新发展。具有良好层次性设计的BIT可以测试芯片、电路板、系统各级故障，实现故障检测、故障隔离自动化。同时，BIT的应用可以大量减少维修资料、通用测试设备、备件供给库存量、维修人员数量，能显著降低产品全寿命周期费用。
BIT电子技术简介
对于数字电路来讲，有许多方法可以用于实现BIT，这里简单介绍其中的主要方法：
1.VLSI芯片BIT的单板综合
模块内的某些超大规模集成电路（VLSI）可能已经装入了一个机内自测试（BIST）程序，用于控制模块BIT的处理机激励芯片的BIST。在完成VLSI测试后，处理机可以查询VLSI的状态以验证BIST程序的正确性。如果处理机可以控制各个VLSI的BIST，那么ATE应能够通过处理机或VLSI信号对各个VLSI的BIST程序进行控制。
2.特征分析
特征分析通常可作为几种测试方法（包括内部电路测试、功能测试等）的附属物，它基本上是一个数据压缩技术。为了执行特征分析，数据必须施加到被测电路(CUT)，该电路的输出被压缩成一个特征，然后与已知正确的结果进行比较。
该方法的优点是所要求的电路数少，测试速度快，消除了逻辑导出矢量的过程。不足之处是在某些状态下可能失真并因此减小故障覆盖率。
特征分析技术适用于当前各种VHSIC芯片，从理论上讲还可应用到更高级，但目前还没有见到应用的实例。
3.机内逻辑块观察
该BIT技术是利用扫描通道和电平敏感扫描设计方案与特征分析方案相结合的技术。机内逻辑块观察（BILBO）的BIT设计理由BILBO寄存器（或BILBO锁存器）作为组成单元。BILBO寄存器是一个能够作为锁存器、线性移位寄存器、多输入移位寄存器、伪随机数发生器或复位寄存器的电路。
4.编码图
数据可以编码以便通过对编码数据进行简单的分析即可确定编码数据位中是否有错误发生。它是在数据传输和存储中执行BIT的一种有效方法。当检索该数据时，可重新应用该编码图以验证没有发生存储或传输故障。
5.扫描技术
由于数字逻辑可以划分成几组由顺序逻辑分离出的组合逻辑，扫描技术能将组合逻辑和顺序逻辑分解成离散的，易于测试的组。扫描技术一般用于部件级。当前，VHSIC和非VHSIC芯片均可使用此技术。此外该技术也可适用于电路板或模块级，可望用于黑盒子或分析统级及系统级本身。尽管在较高产品层次扫描技术尚不成熟，但在改进BIT能力方面该技术还是非常有用的。
模拟BIT通常是以传感器或转换器（如二极管、热电偶、编码器等）监控电路状态，然后通过模数转换将监控结果传送到数字电路作进一步分析或用数字信号输出。模拟信号经过变换后可以利用许多数字BIT技术。
模拟BIT很难开发，原因是模拟器件的故障模式非常多，另外与数字电路不同，模拟电路经常会有容差故障，这些故障可以由BIT检测，但必须确定接受的门限并将其纳入BITE设计。
许多电子系统是由模拟和数字电路组成，这些模拟部分可能包括简单的直流电路，也可能包括机械或环境信号。一般来讲。模拟设备故障类型及现象要比对应的数字设备复杂的多，尽管某些模拟电路的短路或开路的影响可能并不显著，不会造成使用性能明显下降。这点与数字电路不同，对数字电路来讲，一个故障最终将引起一个错误的输出。
模拟电路测试的主要困难不是需要测试的变量数目，而是信号参数的偏差。数字信号有一个置位时钟频率和置位电平，而模拟信号频率水平可能连续变化且可能包括调制到载波上的多个复杂信号。超过临界容差的故障模式由于过滤和补偿等因素可能不会被检测出。只有在一级或多级故障发生后，故障部件的影响才会检测到。
模拟BIT技术从其性质来讲可能是主动的或被动的。主动施加激励通常是一种比较完整的测试，因为利用施加主动激励可以达到较高的故障覆盖率。然而，被动监控具有低复杂性、低费用和干扰少的优点。在实际工作中应注意主动施加激励或被动监控的权衡，该权衡取决于测试硬件的数量和系统所需的故障覆盖率。
当前，在独立配置中基本上看不到模拟电路，经常看到的是由模拟和数字电路组成的混合电路。将模拟信号变换成数字信号非常有用，所有信号均可以数字模式进行处理，同一微处理机就可以用于设置阈值、修改阈值进而以与数字电路几乎相同的方式对模拟电路进行调节，此外，该技术也可有助于智能BIT方案，在此方案中如果发生一个故障，微处理机即可确定该事实并对可疑的电路部分测试几次，这种循环方案可用于确定故障是否仅仅是瞬态的或是硬故障。
智能BIT简述
将人工智能技术应用于系统，分系统或模块级等功能等级来改善整个系统的故障诊断能力、降低故障隔离模糊度和虚警、CND及RTOK的技术统称为智能BIT技术。智能BIT主要包含BIT的智能设计、智能检测、智能诊断、智能决策四个方面的内容。在这四个方面当中，BIT的智能诊断是提高BIT性能、降低BIT虚警的关键，四个方面是相互补充、相互融合的关系。
在实现智能BIT的过程中，由于其必然会不同程度的增加常规BIT中的空间，重量和计算要求，所以其最可行的解决方法是将智能BIT的技术和方法集成到BIT的设计之中，而不是附加到独立的芯片或板上，计算能力逐渐增加的超大规模集成电路（VHSIC）和不断更新的最优化的人工智能（AI）集成电路芯片可以降低智能BIT的资源要求。
国外目前研究的多种智能BIT都是通过在LRU或现场可更换模块（LRM）中采用一种包含专业处理器和存储器的特定BIT电路加上各种智能软件来实现的，BIT中的智能主要依靠集成在BIT中心处理器中的BIT检测、诊断、决策软件发挥作用。实际上，许多美国航空器系统中的智能BIT设计都是依托现有的微处理器单元和存储器模块实现的，虽然在未来的大型复杂系统BIT设计中增加BIT模块在技术上的难度会大大降低，成本也会迅速下降，但是就目前而言，为了减少BIT虚警而增加硬件的方法，由于硬件成本和空间的缘故，是一种不可取的方法，而且这种增加的硬件模块同样会受到各种环境应力的影响而变得脆弱，因此采用软件的方法改善BIT的诊断算法来降低BIT虚警是一种比较高校，实用的方法。
大型复杂系统中的智能BIT越来越多的采用分层集成式的组织结构，由元件级BIT、板级BIT和系统级BIT自下而上递阶而成。这种智能BIT的实现结构方式在美军各式战机和大型客机中应用非常广泛，体现了电子系统固有的层次化特点的要求和系统开发的“并行设计”思想。
BIT技术最初产生于航空电子领域，在改善产品维修性能、降低产品全寿命周期费用方面发挥了非常显著的作用。随着传感器技术、计算机技术和微电子技术的发展，使得在机械、电子、液压等复杂机电设备中实现BIT成为可能。而这种复杂机电设备中智能BIT实现方式最具代表性的结构就是被称为中央故障显示系统（CFDS）的结构。
简述智能BIT中的新型检测技术：边界扫描技术
BIT系统中，获取被测对象足够而准确的测试信息是对被测对象进行故障诊断的基础，测试信息获取是否准确与完备直接影响BIT的故障诊断能力。在这里，主要介绍边界扫描技术。边界扫描技术是为获取VLSI等新型电子器件的测试信息、解决其测试问题而提出的一种先进的测试和测试性设计技术。它以特有的结构和检测方法来克服测试复杂数字电路板的技术障碍，从而能大大提高数字电路，特别是VLSI系统的可控性和可观测行，为VLSI电路测试提供一种完整的，标准化的检测方法，实现器件级、电路板级和系统级等不同层次的测试。
1.边界扫描技术的基本原理
边界扫描技术的主要思想是通过在芯片管脚和芯片内部逻辑电路之间，即芯片的边界上增加由移位寄存器构成的边界扫描单元，实现对芯片管脚状态的串行设定和读取，从而提供芯片级、电路板级以至系统级的标准测试框架。同时，各边界扫描单元以串行方式连接成扫描链，既可以通过扫描输入端将测试矢量以串行扫描的方式输入，对相应的管脚状态进行设定，实现测试矢量的加载；也可以通过扫描输出端将系统的测试响应串行输出，进行数据分析与处理。
2.边界扫描技术的物理基础
边界扫描技术的物理基础是边界扫描测试总线和设计在器件内的边界扫描结构。边界扫描测试总线由TDI（测试数据输入）、TDO（测试数据输出）、TMS(测试模式选择)、TCK（测试时钟）、TRST（测试复位，可选择配置）五条线构成，主要完成测试矢量输入、测试响应输出和测试控制。器件内边界扫描结构主要由TAP测试存取口、TAP控制器和若干寄存器等组成。TAP控制器接受来自边界扫描测试总线的命令，控制边界扫描单元的行为，实现对器件管脚状态的设定、读取和隔离。
3.边界扫描测试类型和测试方法
应用边界扫描技术可以实现器件间互连测试，器件和电路板的静态功能测试，以及器件的自测试。
4.边界扫描描述语言
边界扫描描述语言（BSDL）是硬件描述语言（VHDL）的一个子集，它描述的器件可测性与IEEE1149.1标准兼容，可与软件工具结合起来用于测试生成、结果分析和故障诊断。BSDL使用BNF范式来描述句法，由整体（Entity）、组件（Package）、和组件本体（Package Body）三个主要部分组成。
总 结
在智能BIT的多种检测技术中，边界扫描技术是测试性设计和测试思想的一次飞跃，它提供了一种完整的、标准化的VLSI电路测试性设计和测试方法，能够克服测试复杂数字电路板的技术障碍，利用它可以实现芯片级、电路板级乃至系统级等不同层次的测试信息获取。基于边界扫描的测试性技术中，测试性优化设计技术通过综合权衡设计复杂性和测试性改善，可获得设计代价较小、测试性改善较大的电路测试性优化设计方案，而测试性设计实现技术则通过边界扫描器件置换和板级边界扫描结构置入两种方法，可以具体实现电路板的可控和可观测。以边界扫描技术为基本测试方法的智能板级BIT，以微处理器为控制和信息处理核心，综合应用边界扫描技术、计算机技术和人工智能技术进行电路板的智能测试与诊断，测试技术先进，智能化水平较高，适应范围较广，测试与诊断能力较强。所以，边界扫描技术作为一种先进的测试和测试性设计技术，克服了复杂数字电路板测试的技术障碍，为VLSI电路提供了一种完整的、标准化的检测方法，在数字系统测试和BIT中得到了成功应用。
参考文献：
[1]曾天祥主编．《电子设备测试性及诊断技术》，航空工业出版社，1996.
[2]王立群．《BIT和ATE的发展》，测控技术，1993.06.
[3]王文虎等主编．《设备故障诊断原理技术及应用》，科学出版社1996.
作者单位：西安通信学院陕西西安
[关键词]BIT 电子技术 边界扫描技术
BIT简介
BIT是指系统主装备不用外部测试设备就能完成对系统、分系统或设备的功能检查、故障诊断与隔离以及性能测试，它是联机检测技术的新发展。具有良好层次性设计的BIT可以测试芯片、电路板、系统各级故障，实现故障检测、故障隔离自动化。同时，BIT的应用可以大量减少维修资料、通用测试设备、备件供给库存量、维修人员数量，能显著降低产品全寿命周期费用。
BIT电子技术简介
对于数字电路来讲，有许多方法可以用于实现BIT，这里简单介绍其中的主要方法：
1.VLSI芯片BIT的单板综合
模块内的某些超大规模集成电路（VLSI）可能已经装入了一个机内自测试（BIST）程序，用于控制模块BIT的处理机激励芯片的BIST。在完成VLSI测试后，处理机可以查询VLSI的状态以验证BIST程序的正确性。如果处理机可以控制各个VLSI的BIST，那么ATE应能够通过处理机或VLSI信号对各个VLSI的BIST程序进行控制。
2.特征分析
特征分析通常可作为几种测试方法（包括内部电路测试、功能测试等）的附属物，它基本上是一个数据压缩技术。为了执行特征分析，数据必须施加到被测电路(CUT)，该电路的输出被压缩成一个特征，然后与已知正确的结果进行比较。
该方法的优点是所要求的电路数少，测试速度快，消除了逻辑导出矢量的过程。不足之处是在某些状态下可能失真并因此减小故障覆盖率。
特征分析技术适用于当前各种VHSIC芯片，从理论上讲还可应用到更高级，但目前还没有见到应用的实例。
3.机内逻辑块观察
该BIT技术是利用扫描通道和电平敏感扫描设计方案与特征分析方案相结合的技术。机内逻辑块观察（BILBO）的BIT设计理由BILBO寄存器（或BILBO锁存器）作为组成单元。BILBO寄存器是一个能够作为锁存器、线性移位寄存器、多输入移位寄存器、伪随机数发生器或复位寄存器的电路。
4.编码图
数据可以编码以便通过对编码数据进行简单的分析即可确定编码数据位中是否有错误发生。它是在数据传输和存储中执行BIT的一种有效方法。当检索该数据时，可重新应用该编码图以验证没有发生存储或传输故障。
5.扫描技术
由于数字逻辑可以划分成几组由顺序逻辑分离出的组合逻辑，扫描技术能将组合逻辑和顺序逻辑分解成离散的，易于测试的组。扫描技术一般用于部件级。当前，VHSIC和非VHSIC芯片均可使用此技术。此外该技术也可适用于电路板或模块级，可望用于黑盒子或分析统级及系统级本身。尽管在较高产品层次扫描技术尚不成熟，但在改进BIT能力方面该技术还是非常有用的。
模拟BIT通常是以传感器或转换器（如二极管、热电偶、编码器等）监控电路状态，然后通过模数转换将监控结果传送到数字电路作进一步分析或用数字信号输出。模拟信号经过变换后可以利用许多数字BIT技术。
模拟BIT很难开发，原因是模拟器件的故障模式非常多，另外与数字电路不同，模拟电路经常会有容差故障，这些故障可以由BIT检测，但必须确定接受的门限并将其纳入BITE设计。
许多电子系统是由模拟和数字电路组成，这些模拟部分可能包括简单的直流电路，也可能包括机械或环境信号。一般来讲。模拟设备故障类型及现象要比对应的数字设备复杂的多，尽管某些模拟电路的短路或开路的影响可能并不显著，不会造成使用性能明显下降。这点与数字电路不同，对数字电路来讲，一个故障最终将引起一个错误的输出。
模拟电路测试的主要困难不是需要测试的变量数目，而是信号参数的偏差。数字信号有一个置位时钟频率和置位电平，而模拟信号频率水平可能连续变化且可能包括调制到载波上的多个复杂信号。超过临界容差的故障模式由于过滤和补偿等因素可能不会被检测出。只有在一级或多级故障发生后，故障部件的影响才会检测到。
模拟BIT技术从其性质来讲可能是主动的或被动的。主动施加激励通常是一种比较完整的测试，因为利用施加主动激励可以达到较高的故障覆盖率。然而，被动监控具有低复杂性、低费用和干扰少的优点。在实际工作中应注意主动施加激励或被动监控的权衡，该权衡取决于测试硬件的数量和系统所需的故障覆盖率。
当前，在独立配置中基本上看不到模拟电路，经常看到的是由模拟和数字电路组成的混合电路。将模拟信号变换成数字信号非常有用，所有信号均可以数字模式进行处理，同一微处理机就可以用于设置阈值、修改阈值进而以与数字电路几乎相同的方式对模拟电路进行调节，此外，该技术也可有助于智能BIT方案，在此方案中如果发生一个故障，微处理机即可确定该事实并对可疑的电路部分测试几次，这种循环方案可用于确定故障是否仅仅是瞬态的或是硬故障。
智能BIT简述
将人工智能技术应用于系统，分系统或模块级等功能等级来改善整个系统的故障诊断能力、降低故障隔离模糊度和虚警、CND及RTOK的技术统称为智能BIT技术。智能BIT主要包含BIT的智能设计、智能检测、智能诊断、智能决策四个方面的内容。在这四个方面当中，BIT的智能诊断是提高BIT性能、降低BIT虚警的关键，四个方面是相互补充、相互融合的关系。
在实现智能BIT的过程中，由于其必然会不同程度的增加常规BIT中的空间，重量和计算要求，所以其最可行的解决方法是将智能BIT的技术和方法集成到BIT的设计之中，而不是附加到独立的芯片或板上，计算能力逐渐增加的超大规模集成电路（VHSIC）和不断更新的最优化的人工智能（AI）集成电路芯片可以降低智能BIT的资源要求。
国外目前研究的多种智能BIT都是通过在LRU或现场可更换模块（LRM）中采用一种包含专业处理器和存储器的特定BIT电路加上各种智能软件来实现的，BIT中的智能主要依靠集成在BIT中心处理器中的BIT检测、诊断、决策软件发挥作用。实际上，许多美国航空器系统中的智能BIT设计都是依托现有的微处理器单元和存储器模块实现的，虽然在未来的大型复杂系统BIT设计中增加BIT模块在技术上的难度会大大降低，成本也会迅速下降，但是就目前而言，为了减少BIT虚警而增加硬件的方法，由于硬件成本和空间的缘故，是一种不可取的方法，而且这种增加的硬件模块同样会受到各种环境应力的影响而变得脆弱，因此采用软件的方法改善BIT的诊断算法来降低BIT虚警是一种比较高校，实用的方法。
大型复杂系统中的智能BIT越来越多的采用分层集成式的组织结构，由元件级BIT、板级BIT和系统级BIT自下而上递阶而成。这种智能BIT的实现结构方式在美军各式战机和大型客机中应用非常广泛，体现了电子系统固有的层次化特点的要求和系统开发的“并行设计”思想。
BIT技术最初产生于航空电子领域，在改善产品维修性能、降低产品全寿命周期费用方面发挥了非常显著的作用。随着传感器技术、计算机技术和微电子技术的发展，使得在机械、电子、液压等复杂机电设备中实现BIT成为可能。而这种复杂机电设备中智能BIT实现方式最具代表性的结构就是被称为中央故障显示系统（CFDS）的结构。
简述智能BIT中的新型检测技术：边界扫描技术
BIT系统中，获取被测对象足够而准确的测试信息是对被测对象进行故障诊断的基础，测试信息获取是否准确与完备直接影响BIT的故障诊断能力。在这里，主要介绍边界扫描技术。边界扫描技术是为获取VLSI等新型电子器件的测试信息、解决其测试问题而提出的一种先进的测试和测试性设计技术。它以特有的结构和检测方法来克服测试复杂数字电路板的技术障碍，从而能大大提高数字电路，特别是VLSI系统的可控性和可观测行，为VLSI电路测试提供一种完整的，标准化的检测方法，实现器件级、电路板级和系统级等不同层次的测试。
1.边界扫描技术的基本原理
边界扫描技术的主要思想是通过在芯片管脚和芯片内部逻辑电路之间，即芯片的边界上增加由移位寄存器构成的边界扫描单元，实现对芯片管脚状态的串行设定和读取，从而提供芯片级、电路板级以至系统级的标准测试框架。同时，各边界扫描单元以串行方式连接成扫描链，既可以通过扫描输入端将测试矢量以串行扫描的方式输入，对相应的管脚状态进行设定，实现测试矢量的加载；也可以通过扫描输出端将系统的测试响应串行输出，进行数据分析与处理。
2.边界扫描技术的物理基础
边界扫描技术的物理基础是边界扫描测试总线和设计在器件内的边界扫描结构。边界扫描测试总线由TDI（测试数据输入）、TDO（测试数据输出）、TMS(测试模式选择)、TCK（测试时钟）、TRST（测试复位，可选择配置）五条线构成，主要完成测试矢量输入、测试响应输出和测试控制。器件内边界扫描结构主要由TAP测试存取口、TAP控制器和若干寄存器等组成。TAP控制器接受来自边界扫描测试总线的命令，控制边界扫描单元的行为，实现对器件管脚状态的设定、读取和隔离。
3.边界扫描测试类型和测试方法
应用边界扫描技术可以实现器件间互连测试，器件和电路板的静态功能测试，以及器件的自测试。
4.边界扫描描述语言
边界扫描描述语言（BSDL）是硬件描述语言（VHDL）的一个子集，它描述的器件可测性与IEEE1149.1标准兼容，可与软件工具结合起来用于测试生成、结果分析和故障诊断。BSDL使用BNF范式来描述句法，由整体（Entity）、组件（Package）、和组件本体（Package Body）三个主要部分组成。
总 结
在智能BIT的多种检测技术中，边界扫描技术是测试性设计和测试思想的一次飞跃，它提供了一种完整的、标准化的VLSI电路测试性设计和测试方法，能够克服测试复杂数字电路板的技术障碍，利用它可以实现芯片级、电路板级乃至系统级等不同层次的测试信息获取。基于边界扫描的测试性技术中，测试性优化设计技术通过综合权衡设计复杂性和测试性改善，可获得设计代价较小、测试性改善较大的电路测试性优化设计方案，而测试性设计实现技术则通过边界扫描器件置换和板级边界扫描结构置入两种方法，可以具体实现电路板的可控和可观测。以边界扫描技术为基本测试方法的智能板级BIT，以微处理器为控制和信息处理核心，综合应用边界扫描技术、计算机技术和人工智能技术进行电路板的智能测试与诊断，测试技术先进，智能化水平较高，适应范围较广，测试与诊断能力较强。所以，边界扫描技术作为一种先进的测试和测试性设计技术，克服了复杂数字电路板测试的技术障碍，为VLSI电路提供了一种完整的、标准化的检测方法，在数字系统测试和BIT中得到了成功应用。
参考文献：
[1]曾天祥主编．《电子设备测试性及诊断技术》，航空工业出版社，1996.
[2]王立群．《BIT和ATE的发展》，测控技术，1993.06.
[3]王文虎等主编．《设备故障诊断原理技术及应用》，科学出版社1996.
作者单位：西安通信学院陕西西安