论文部分内容阅读
深亚微米下芯片的物理设计面临很多挑战，特别是对于超大规模电路，在后端设计流程上要有新的方法。本文以应用于数字滤波的脉冲压缩芯片的物理设计为例，采用“模拟IP”和改进的数模混合芯片设计流程，实现了模拟和数字部分的联合设计，保证了时序驱动下的持续收敛，并且详细介绍了布局规划、时钟树综合、时序优化及可靠性设计等关键步骤，可为其他类似的设计提供参考。