锁相环路的假锁问题

• 出 处: 无线电工程
• 发表日期: 2004年期
• 关键词: 锁相环路 输入频率 上边带 鉴相器 频率 鉴相 环路带宽 混频 本振频率 时用

一、引言锁相环方块图示于图1,分析时用的等效图示于图2。锁相环在一定输入频率(f_1)下的所有零点(稳定锁住时的VCO频率)均用图1确定。

I. Introduction Phase-locked loop block diagram shown in Figure 1, the equivalent analysis used in Figure 2. All of the zero points of the PLL at a certain input frequency (f_1) (VCO frequency at steady lock) are determined using Figure 1.