基于DDS驱动PLL结构的宽带频率合成器设计

• 作 者: 朱庆福 习友宝 董利芳
• 机 构: 电子科技大学电子工程学院
• 出 处: 现代电子技术
• 发表日期: 2009年5期
• 关键词: DDS PLL 频率合成器 相位噪声 DDS PLL frequency synthesizer phase noise

结合数字式频率合成器（DDS）和集成锁相环（PLL）各自的优点，研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器，并对该频率合成器进行了分析和仿真，从仿真和测试结果看，该频率合成器达到了设计目标。该频率合成器的输出频率范围为594～999MHz，频率步进为5Hz，相位噪声为-91dBc／Hz@10kHz，杂散优于-73dBc，频率转换速度为520μs。