论文部分内容阅读
提出了一种嵌入式SRAM的高成品率优化方法：通过增加冗余逻辑和电熔丝盒来代替SRAM中的错误单元。利用二项分布计算最大概率缺陷字数，从而求出最佳冗余逻辑。将优化的SRSRAM64K×32应用到SoC中，并对SRSRAM64K×32的测试方法进行了讨论。该SoC经90nm CMOS工艺成功流片，芯片面积为5．6mm×5．6mm，功耗为1997mw。测试结果表明：优化的SRSRAM64K×32在每个晶圆上的成品数增加了191个，其成品率提高了13．255％。