论文部分内容阅读
随着微电子技术的发展,用于低频测量的高精度模数转换设计,以前采用斜坡方法实现,现在逐渐被sigma-delta的方法所取代。Sigma-deltaADC具有对模拟器件要求低的特点,可以用一般精度的模拟器件实现高精度的ADC。
高精度ADC,尤其是低频测量ADC的仿真速度非常慢。针对这种情况,本文主要采用了两种方法解决。一种是电路级数模混合仿真方法,调制器电路采用模拟电路模型,滤波器采用数字逻辑电路模型,这样在仿真时数字电路的仿真占用的时间可以忽略。另外一种是行为级仿真模型的建立,在进行系统结构的设计和模块参数的确定时,需要一个不要求很精确,但速度要很快的模型。本文建立了一个开关电容调制器的复杂行为模型。这个模型不仅考虑了以前模型中的非理想因素,包括:抖动,kT/C噪声,有限的带宽,有限的摆率,电荷注入,还考虑了对系统性也有很大影响的开关的非零、非线性导通电阻,所提出的模型在Simulink中被实现,并且与Cadence SPICE的电路级仿真进行了比较验证,二者具有较好的一致性。
高精度ADC的滤波器占用的芯片面积比较大。针对这种情况,本文提出了一种数字滤波器结构,这种结构滤波器采用控制单元控制一组加法器取代了Hogenauer结构滤波器[1]中差分器的多组加法器,从而减小数字电路的面积。一个采用这种结构的四阶的数字滤波器在CYCLONEⅡ FPGA芯片中被实现,耗费的硬件资源比Hogenauer结构的滤波器减少近29％。
调制器采用的是三阶级联积分器前馈结构(CIFF),这种调制器结构,可以避免其它结构中,信号传输函数包含一个延时的情况,从而避免了比较器第一个判断是一个随机的值,或是基于积分器的失调得出的结果的情况；同时也避免了量化误差与输入信号的相关性。为了解决调制器的稳定性问题,采用了每次转换前复位的方法。为了减小offset,采用采样相保存offset,与积分相的offset抵消的方法。
噪声和功耗在sigma-deltaADC中是需要权衡的两个指标。要想达到很高的精度,就需要很小的噪声,很小的噪声需要很大的采样电容,导致放大器的gm很大,最终导致电流和功耗很大。本文给出一种结构可以在功耗很低的情况下,得到很低的噪声。
采用0.35um工艺,流片验证测试,本文sigma-deltaADC有效精度ER达到18.5位。