论文部分内容阅读
现代计算机系统的性能越来越受到存储系统性能的限制。当处理器的性能以每年60％的速度增长时，存储芯片的带宽的增长率只有10％左右，使得存储带宽很难满足处理器性能的要求。本文的中心思想就是如何从硬件角度优化存储系统的设计以及性能。
针对现代存储器DRAM的特点，本文给出了一种通用的SDRAM控制器的硬件设计方案。该SDRAM控制器可与多种不同时间参数、地址范围、突发长度等的SDRAM协同工作。大大减少存储系统设计中的重复工作。
存储系统性能的主要衡量标准是带宽和延时。本文提出了一种基于优先级表达式的突发调度算法(PEBBurst)。该调度算法创造性的将三个重要的bank内部仲裁因素突发等待时间、突发长度、读写突发的优先级综合考虑建立了一个优先级表达式，根据该表达式进行bank内部仲裁。为了使表达式适用于读写访存，该算法为每个bank内部写访存也建立了一个突发队列。通过M5模拟器运行SPECCPU2000和STREAM得到的数据表明PEB-Burst算法在数据总线利用率方面比FR-FCFS调度、突发调度以及顺序访存分别高出6％、9％和74％。在执行时间方面，比FR-FCFS调度、突发调度以及顺序执行分别减少10％、5％和41％。PEB-Burst调度算法在改善存储系统性能方面具有很好的优越性。
当处理器发展到多核的阶段，各个核共享存储的结构使得处理器访存出现许多新特点。本文分析了PEB-Burst算法在多核系统中的性能特点。通过在M5模拟器中的仿真得出结论，在多核系统中，当访存量变大时，PEB-Burst调度算法的优势更加明显。同时，我们研究了PEB-Burst算法的公平性问题，分析了原因，并实现了考虑公平性的调度策略。实验结果证明，带有公平性的PEB-Burst调度算法明显改善了其在多核系统中的访存不公平问题，不公平性系数下降了56.64％。