论文部分内容阅读
本论文作为BESⅢμ子鉴别器电子学读出系统原型机研究工作的一部分，主要完成了μ子数据读出插件的设计工作、LVDS传输部分的测试工作和前端电路板数据链多块FPGA的配置工作。
该原型机是μ子鉴别器电子学读出系统工程实施的验证性研究。为达到最佳的性价比，我们采用了把具有数字处理能力的前端电路板放在谱仪内部的技术方案。在该方案中，我们把每16块前端电路板以mμltidrop方式组织成一个数据链，用一条传输电缆把数据送到30米远处的数据读出插件中进行处理。
在该方案的研制过程中，我们针对主要的问题分别采取了相应的技术措施，取得了良好的实验结果。数据读出插件的成功研制，使得μ子鉴别器电子学读出系统通过了高能所的验收鉴定，进入了工程实施阶段。