论文部分内容阅读
数字模块电路是构成中央处理器运算单元、数字信号处理单元等的最基本组成部分，而且直接影响数字电路系统的整体性能。在数字模块中，加法器是最基础的数据运算单元，可以完成加，减，乘法，指数等大部分算术运算的基本功能。而动态电路具有结构简单、速度快的特点，适合高速应用。因而，全加器电路的设计优化和动态电路的设计和研究对于数字集成电路的研究具有重要意义。 本文在对CMOS全加器单元和动态电路的研究改进中，取得了以下成果: 1，提出了一种新型的高速低功耗CMOS全加器单元。从加法器链的关键路径出发，降低了进位输入到输出的延迟。仿真结果表明，新型高速低功耗CMOS全加器HSLPFA的Co延迟与传统CMOS全加器、桥式全加器、高速全加器相比分别降低了7.4％、4.3％、3.3％。应用在4位行波进位加法器链中时，Cin到Co的延迟分别降低了15.6％、9.7％、6.8％，功耗分别降低了6.5％、16.5％、13.9％。而在应用在4X4的阵列乘法器中时，延迟降低了16.9％，功耗降低了9.1％。 2，提出了一种新型半电压预充动态电路结构，提高了动态电路的速度，降低了功耗。基于半电压预充的电路结构，通过增加一个传输管和一个预充管，隔离了预充阶段输入反相器与动态节点，消除反相器直流短路路径。通过引入新型比较器结构，消除了比较器在预充和求值阶段的直流短路。电路仿真结果显示相比于传统的动态电路，新型半电压预充动态电路结构的速度提升了66％，功耗降低了26％，功耗延迟积降低74.9％。而与文献中的原半预充结构相比，功耗延迟积降低了81.5％，其中功耗降低了82.8％，延迟增加了7.71％。最后将电路结构应用与曼彻斯特进位链中，较好的验证了新结构具有高速低功耗的效果。 3，提出了一种新型的电流镜求值动态电路，提高了大输入与门的动态电路运行速度。通过在动态电路中引入电流镜求值结构，主要解决大输入与门动态电路的速度退化问题。仿真结果表明，与参考的双电流镜动态电路相比，当输入为2输入、4输入、8输入、16输入时，新型电流镜求值动态电路的PDP分别提升了14.3％、19.2％、34.3％、37.4％。将其应用在旁路进位加法器链中，取得较好效果。