论文部分内容阅读
随着集成电路技术的发展，CMOS工艺的栅氧化层厚度越来越薄，在高电压下极容易被击穿，从而导致器件失效。在集成电路生产周期的各个环节中，时刻面临着静电放电的风险。静电放电严重影响了集成电路的可靠性，因此很有必要对芯片的管脚加入静电保护结构。 加入静电保护器件之后，就引入了器件的寄生效应，比如说寄生电容和寄生电阻。一般而言，静电保护能力越强，器件的版图面积越大，寄生效应越明显。对射频电路而言，静电保护电路的寄生参数对电路的影响更为严重。因为射频电路中涉及到阻抗匹配和噪声匹配的问题，不论是射频接收机的输入端低噪声放大器还是射频发送机的输出端功率放大器都需要做到阻抗匹配，来保证能量的最大传输。如果不采取一定的措施来处理失配的问题，那么整个射频接收机的性能会退化，这里提出了一种协同设计方法来改善加入静电保护之后射频电路的性能。本论文首先总结了国内外近年来静电保护领域的研究，回顾了常见的静电保护器件及其保护原理。然后提出了静电保护和射频电路协同设计方法，并提出FOM表达式来衡量设计的好坏。最后通过434MHz射频接收机电路设计来检验协同设计方法。 本文基于JAZZ0.35μ m BiCMOS工艺，设计了434MHz射频接收机部分核心电路。包括带隙基准、低压差线性稳压器、低噪声放大器、混频器、本地振荡锁相环、FSK信号解调锁相环等电路，分析了电路的工作原理和设计方法，给出了仿真结果。