论文部分内容阅读
模数转换器(Analog-to-Digital Converters，ADC)已经成为了现代电子系统不可或缺的一部分。时间交织型模数转换器(Time-interleaved ADC，TIADC)采用M个相对低速、高精度的ADC组成并行采样结构，理想情况下可以在不损失转换精度的同时，成M倍的提高系统的采样速率。然而，由于加工制造和元器件老化的原因，TIADC系统各子通道之间不可避免的存在直流偏置失配(Offset mismatch)、增益失配(Gain mismatch)和采样时间误差(Timing skew mismatch)，这些失配的存在影响了系统的转换精度，降低了系统的性能。直流偏置失配和增益失配的估计和补偿技术以及采样时间误差的补偿技术已较为成熟，因此，本文主要侧重于研究TIADC系统采样时间误差的估计方法。 本文提出了一种基于频域稀疏性信号和全相位快速傅里叶变换(All phase fast Fourier transform，ApFFT)的TIADC系统采样时间误差估计算法，命名为ApFFT-SSPR-BLTSE算法。ApFFT方法对TIADC系统输出频谱估计具有的良好的抑制频谱泄漏和相位不变特性，是提高采样时间误差估计精度的重要基础。ApFFT-SSPR-BLTSE算法利用系统总输出和参考通道输出在非混叠频率点处的相位关系对采样时间误差进行估计，使得较之SS-BLTSE算法的计算复杂度减小了1/M。本文还提出了一种改进的非混叠频率点的估计方案，该方案只需对特定的频率点进行判断即可估计出非混叠频率点，降低了非混叠频率点的估计复杂度。 ApFFT-SSPR-BLTSE算法具有计算复杂度低，估计精度高的特点。为验证算法的性能，本文基于Matlab平台进行了一系列仿真验证。实验显示ApFFT-SSPR-BLTSE算法可以将相对误差控制在0.60％以下，并且估计结果的均方根误差(Root-mean-square error, RMSE)基本位于-70dB以下。实验结果还显示，算法对不同的输入信号和不同采样时间误差都具有较高的估计精度。本文还仿真了存在三种系统误差的TIADC系统，并对误差进行估计和补偿。结果显示输出频谱的无杂散动态范围被提高了45.4dB。本文最后对ApFFT-SSPR-BLTSE算法的计算流程进行了详细分析。基于Quartus Ⅱ编写verilog代码，利用Synplify软件综合出了开方模块、反正器模块和FFT模块的门级电路。完成了ApFFT-SSPR-BLTSE算法的硬件实现方案。