论文部分内容阅读
集成电路工艺技术的快速发展，使得IC设计进入了系统芯片（SOC）阶段。系统芯片有利于提高芯片的性价比、减少整机体积、降低功耗、提高系统可靠性和提高抗干扰能力等。但是SOC设计也遇到了关键IP核的设计、软硬件协同验证及SOC平台设计等难点。这些难点是系统芯片实现的关键技术，同时也是业界广泛关注的焦点。本文以这些热点为背景，深入研究了面向SOC的现代集成电路设计方法、关键IP核的设计、系统的软硬件协同仿真与验证等。
本文的主要工作与创新如下：
1．回顾了IC产业的发展历程，讨论了SOC的定义、特征及其优点；讨论了Top-down设计、IP核复用、可编程片上系统、嵌入式系统等SOC相关技术及其发展现状。
2．讨论了在当前超深亚微米条件下SOC设计存在的一些问题和解决方法；回顾了IC设计方法学的发展历程，比较了不同时期设计手段和设计思想；讨论TSOC中的软硬件协同设计：阐述和比较了传统验证技术的优缺点；分析了面向SOC的验证流程，讨论了面向SOC的验证技术：IP核的验证和软硬件协同验证；分析了传统测试技术的利弊和当前SOC测试面临的问题，介绍了SOC测试的概念结构和SOC测试的工业标准，提出了面向SOC测试的策略。
3．SOC设计是基于IP核重用的设计方法，设计其中的关键IP核是重中之重；本文采用自顶而下（Top-Down）的正向设计方法，完成了8位RISC的微控制器软核的设计，指令执行效率是传统的RISC的四倍，在FPGA条件下综合的速度是传统的11倍多；论文从总体、数据通道、控制单元、中断、低功耗等方面对软核的设计展开了论述；设计了基于FPGA的硬件验证平台，完成了RTL级和基于FPGA实现的系统验证；提出了一种加快RTL验证的方法；提出了基于逻辑分析核的FPGA验
证策略，降低了验证成本和加快了验证速度。 4．智能测量控制电路在工业控制、各种消费类电子产品获得了广泛的应用。传统的测控电路系统是基于PCB板来设计的，体积和功耗都较大；另外设计师的很多工作是重复的。本文首先讨论了传统测控电子系统设计的缺点，总结了测控电子系统设计的一般框架，基于上述的RISC CPU核提出了面向测控SOC的体系结构；提出了一种可以对绝大多数种类的传感器信号进行前置放大的方案；提出了一种A/D部分与RISC CPU核的高效集成方案；设计和验证满足低功耗要求的显示模块；提出了适用于该SOC的软硬件协同验证与测试策略，建立FPGA硬件验证平台。
5．讨论常见的片上总线和CPU软核的特点，提出了采用片上总线技术来完成SOC的IP内部互联；设计了基于WISHBONE总线的ZBT RAM的存储器控制接口IP核；设计了基于WISHBONE总线的CF卡接口IP核；EDA验证表明符合设计目标与要求。
6．研究了实现SOC平台的几个关键模块及其原理；结合上面设计的IP核创建了一个基本的数字SOC平台；建立了对该SOC平台中IP模块进行测试的环境；提出了基于操作系统的SOC验证策略，建立了基于软件虚拟原型和FPGA的软硬件协同平台。