论文部分内容阅读
小波变换是时间.尺度分析和多分辨率分析的一种新技术，其中提升小波变换具有许多优良的特性，它在信号分析、图像处理等多领域都取得了广泛的应用成果。而IP核的设计与复用技术是SOPC设计的核心，所以设计高性能可重用的二维离散提升小波变换IP核有重要的工程实用价值。
论文首先研究了基于FPGA的可重用设计方法学、IP核设计技术以及规范，在参考业界IP设计技术的基础上，对IP核设计流程、代码风格、验证策略、交付文档规范等作了较详细的总结，从而为论文的二维离散提升小波IP核设计提供了指导。
其次，详细研究了Daubeehies(9，7)小波的硬件实现。通过Matlab仿真，确定了小波变换数据通道上的数据精度；通过分析二维小波变换的数据流，提出了一种高效并行的二维离散提升小波变换结构，该结构只需要7行数据缓存，即可实现行和列方向同时进行滤波变换，极大地减少了存储器资源的占用；采用了内嵌的边界延拓算法，节约了存储器资源，并且减少了处理时间；小波变换的常系数乘法器用基于CSD编码和优化的“移位加/减”操作来实现，并且插入多级流水线结构，提高了处理速度。
最后用VHDL设计可自动验证的testbench，通过Matlab+Modelsim联合仿真能方便有效地对IP核进行验证。此IP核具有3个可配置参数，分别为图像尺寸、位宽、小波变换的级数，可方便重用。该IP核已经在XC2VP20 FPGA上实现，并能稳定工作在60MHz时钟频率下，其处理512×5128bit图像的速度可达240fps，完全满足高速图像实时处理的要求。