论文部分内容阅读
随着加工工艺进入深亚微米,组成SOC系统的模块电路的速度和功耗直接影响着数字集成电路的性能。本文针对数字电路中的关键模块电路开展了新型电路结构研究,目的是对电路的速度和功耗进行优化,满足SOC设计要求。本文研究的模块电路包括进位保留乘法器,涟波进位加法器和D触发器。 提出一种简化的进位保留乘法器新结构,首先,对其加法器阵列中两个特殊位置的全加器进行逻辑化简,在降低乘法器面积的同时,使得速度和功耗都得到优化。另外,在产生部分积的与门阵列中,采用共用下拉NMOS管的方式,来降低晶体管数量和电路功耗。电路仿真结果显示,对于4位乘法器,新型结构比传统CSA结构速度提高9.7％,功耗降低3.1％。同时,简化后的进位保留乘法器仍然可以保持规整的结构。 提出一种新型行波进位加法器结构,根据N位加法器中各个全加器单元的进位输入信号Cin最晚到达的特点,新结构将输入信号Cin的负载以及关键路径上的节点电容尽量降低,来提高涟波进位的速度。电路仿真结果显示,对于4位涟波进位加法器,新型结构相比传统结构,减少电路延迟18.4％。 在研究和分析了D触发器的工作原理的基础上,提出了三种新型的D触发器结构分别为自阻塞触发器(SBFF),半透明触发器(STFF)和免脉冲产生的混合型触发器(PHLFF)。自阻塞触发器的结构特点是在触发器完成数据采样后,即输入数据和输出数据变成相同时,就自动断开数据写入的路径以达到自动阻塞的目的。半透明触发器有两条分离的数据路径分别写高电平和低电平,在时钟低电平时,将输入数据准备在两条数据路径上,时钟高电平来之后,可以马上完成数据采样,之后如果数据变化,只会关闭对应的数据路径,从而达到边沿触发的目的。免脉冲的混合型触发器思想与半透明触发器类似,但是由于结合了混合型锁存器,使得它可以比半透明触发器具有更快的速度。电路仿真结果显示,自阻塞触发器比传统结构降低功耗延迟积32.7％;半透明触发器比传统结构降低功耗延迟积33.1％;免脉冲产生电路触发器与传统结构相比速度提高47.5％,功耗降低16.5％;