论文部分内容阅读
联合视频小组JVT(Joint Video Team)在2003年5月推出的ITU H.264视频标准(MPEG4 Part10(AVC)标准），使得在相同图像质量情况下，编码效率得到大幅提高。由于H.264采用了一系列先进的技术，如4×4整数DCT变换、多参考帧、多块分割、1/4像素精度插值、CABAC、环路滤波等，比以往的视频标准的编码效率提高了50％左右。 本文在研究H.264视频编码标准和编码芯片系统结构的基础上，采用SoC软硬件系统设计思想，设计了一种支持H.264 High Profile并能够对1920×1080分辨率进行实时编码的SoC解决方案。为能充分验证H.264编码器SoC芯片并提供贴近芯片工作的真实环境，文中也设计了基于SoPC技术的FPGA原型验证系统。论文的主要研究内容如下: (1)分析H.264编码器在系统中的带宽需求，并设计了一款通用的参考帧存储控制器，能够节约片上memory资源，减少SoC芯片面积。 (2)阐述H.264编码器IP核的工作原理，设计一款基于OR1200的多媒体SoC系统，采用数据位宽更高的AXI总线，并针对芯片工作原理进行合理可行的软硬件划分。为能简化验证易于对SoC系统进行调试，设计了基于AXI总线的Debug模块，并对整个SoC系统进行系统仿真。 (3)为克服EDA仿真工具在大型系统设计中表现出的仿真时间慢、测试覆盖率低等不足并充分验证SoC系统，设计一款基于NiosⅡ处理器的SoPC系统，设计了两种验证策略对编码芯片进行原型验证，一是基于固定视频数据测试，另一种是基于摄像头的测试。 (4) H.264视频编码SoC系统通过了EDA工具仿真和FPGA验证。系统采用SIMCCMOS1P8M130nm工艺，消耗资源约160万门，最高工作频率为150MHz。该方案能够完成H.264高清分辨率的实时编码(1920×1080@30fps)，从而证明了这种编码方案的可行性。