论文部分内容阅读
本文从多IP核芯片本身的结构特点出发，研究了适合于多IP核芯片的可测性设计方法。文章结合可测性设计的基本概念、可测性设计中的常用测试方法以及芯片的测试封装理论后，在IEEE 1149.1理论的基础上，提出了适用于多IP核SH2000芯片的边界扫描的可测性设计策略。这种策略的优点在于可以方便合理的控制芯片级测试与核级测试之间的调度，减少了芯片的测试开销和测试引脚，具有灵活的复用性以及通用性。