论文部分内容阅读
锁相环作为现代时钟电路的重要组成部分，已经成为超大规模集成电路中必不可少的一个模块，在通讯、数字集成电路等领域得到了广泛的应用。
电荷泵锁相环是锁相环的一种，具有高速、低功耗、低抖动的特性，是设计实现锁相环的一个简单、高效的方法。虽然电荷泵锁相环的理论已比较成熟，但它的设计与实现涉及到控制理论、信号与系统、集成电子学、半导体工艺和测试等方面，难度比较大。因此，对其进行深入的研究，掌握其设计和分析方法具有重要意义。
本论文设计了一款电荷泵锁相环，它给一款LVDS串行器提供7相不交迭的时钟信号。本论文的主要研究工作及创新点如下：
采用Top-Down的方法，对电荷泵锁相环进行系统级设计，完成系统参数的确定后，应用Matlab工具和Verilog-A语言建立了锁相环系统的数学模型和行为级模型，并对环路参数了进行优化。
采用增加复位延时的方法，实现了无“死区”鉴频鉴相器的设计。
在充分考虑泵开关延时失配、电荷注入、电荷共享、时钟馈通等非理想因素影响的基础上，设计了一个全新的电荷泵，实现了充放电电流的高度匹配。
采用两级电路构成基本振荡单元来实现压控振荡器，获得了极好的调节线性度并减小了振荡振幅在整个调节范围内的变化。
基于“计数器+串行移位”的方式设计了一种新的具有自动矫错能力的7分频和7相不交迭时钟产生电路。
设计了一个对温度不敏感的基准电流源。
最后完成了芯片的版图设计和功能测试。