基于脉动阵列的离散希尔伯特变换的设计与实现

• 作 者: 赵博
• 机 构: 哈尔滨工业大学
• 出 处: 哈尔滨工业大学
• 发表日期: 2008年期
• 关键词: 脉动阵列 离散希尔伯特变换 功能仿真 浮点加法器 模块化设计

1895年伦琴发现了X射线，伴随这个19世纪最伟大的发现的诞生，使人们可以利用X射线透视设备来探查物体的内部信息。上世纪80年代后，随着医学影像技术的飞速发展，医疗三维图像重建技术在近年来得到高度重视和快速发展，而作为医疗三维图像重建系统中起滤波作用的希尔伯特变换单元也是研究的重点，其性能的优劣直接影响医疗设备的功能和速度。而脉动阵列处理器是随着VLSI技术的发展出现的一种新型的快速的并行处理的阵列结构。它由大量结构和功能相同的处理单元,以近邻互连方式构成规则的阵列，便于用VLSI技术实现。从本质上看，这种阵列结构是一个能有节奏地进行计算和通过系统内部传送数据的网络处理系统。课题中用来实现滤波功能的离散希尔伯特变换单元正是基于脉动阵列设计出来的。　　本文研究内容主要包含四个部分：首先，针对目前国内外已有的离散希尔伯特硬件实现方法进行了分析对比，阐述了选取脉动阵列实现离散希尔伯特变换的理由。其次，在充分理解脉动结构的基础上提出了Systolic结构。采用Verilog设计语言，在现场可编程门阵列(Field Programmable Gate Array，简称FPGA)上通过脉动阵列算法实现了离散希尔伯特变换。并且设计了包括浮点运算单元、PE运算单元、能够计算128个加数的浮点加法器等用以组成Systolic结构的各个模块。在设计完成了所有模块的RTL级代码之后，我们使用CHARTERED.18工艺，通过Synopsys公司的综合工具Design Compiler对整个系统模块进行了综合。PE模块的面积为0.59mm2，动态功耗为10.5913mW，最高工作频率达到了100MHz。最后，本文对整个模块进行了分析，并设计完成了用来验证的RTL级代码。同时利用Cadence公司的NC-Verilog仿真器对其进行了功能仿真。在CHARTERED.18工艺下进行了综合，在时钟频率为100MHz、面积及功耗约束最小的情况下，模块的规模为67万门，综合结果达到预期目标。