论文部分内容阅读
微处理器系统由中央处理器、存储器和外部设备三大部分组成。中央处理器分别与存储器和外部设备连接。在微处理器与存储器的连接方式上，根据存储结构可分为哈佛结构和冯·诺依曼结构。在哈佛结构中，数据和指令分别独立使用两条总线;而冯·诺依曼结构则是数据与指令共用一条总线。与总线连接方式配合的是中央处理器的架构，根据流水线级数的不同，微处理器在流水线上或仅有访问存储器的步骤，或既有指令访存步骤，又有数据访存步骤。五级流水线的微处理器，优点为处理速度快，缺点是需要用到两块存储器，增加了芯片面积。而三级流水线的微处理器虽然处理速度不及五级流水线快速，但却只用一块存储器，节省了芯片面积。 本文设计了一种存储控制方法，使五级流水线的处理器可以将数据和指令共用一根总线，既保证较快的处理速度又能最大程度地节省芯片面积。 微处理器的正常工作离不开验证。微处理器的功能十分复杂，验证项目繁多。传统的验证方法不仅耗时耗力，而且验证人员在整理结果时极容易出错。针对这一问题，本文设计了一种软硬件结合的验证平台，包括软件编译，硬件描述语言仿真验证和FPGA硬件验证三个方面。这三个方面既相互独立，又相互联系和补充。软件编译平台为硬件描述语言仿真验证和FPGA硬件验证提供了软件的基础;硬件描述语言仿真验证通过后再进行FPGA硬件验证，只有当仿真验证和FPGA验证都通过后，流片前的验证才算通过。 采用本文设计的软硬件结合验证平台，对本文提出的五级流水线处理器存储控制方法进行验证，结果表明该存储控制逻辑方法正确可靠。 另外，本文还进行了MIPS架构微处理器的中断验证，为后续断点中断研究工作做了一定的铺垫。