论文部分内容阅读
静电放电(Electro-static Discharge,简称为ESD)带来的芯片失效问题是集成电路产业不容忽视的问题。随着新工艺技术的发展,ESD保护器件的性能显著下降,成为制约芯片产业发展的因素之一。研究表明,埋氧层带来的自加热效应使SOI工艺下ESD保护器件性能下降了约75％,而高压工艺对ESD保护器件的设计窗口提出了苛刻的要求。因此,随着SOI BCD技术在功率集成技术领域的广泛应用,该领域的ESD保护设计具有非常重要的理论研究意义和产业应用价值。本文针对0.18um1.8V/5V/40V SOI BCD工艺,首先并提出了一套适用于该工艺的ESD保护方案,接着对适用于常压I/O端口、高压I/O端口和常压/高压电源端口的ESD保护器件进行了研究和设计,提出了适用于各种端口的新型ESD保护器件结构。主要研究内容包括： ⑴针对BCD工艺中常压I/O端口的ESD保护,提出了设计简单、无需增大面积的弓型GGMOS版图结构。该结构栅极为一个弓型,贯穿整个MOS管,有利于触发电流通过沟道区在各个指条间快速传导,提高开启均匀性,可将GGMOS器件的ESD保护能力提高30％。同时,研究了通孔分布位置与GGMOS器件ESD保护能力的关系,研究表明增大通孔间距,有利于多指器件ESD保护能力的提高。 ⑵针对BCD工艺中高压I/O端口的ESD保护,提出了新型LDMOS-SCR器件。该器件与LDMOS器件工艺完全兼容,并具有与LDMOS器件相同的触发电压,能够有效满足高压电路下保护器件高触发电压的要求。该器件具有SCR器件高抗ESD能力的特点,有效解决了LDMOS器件发生Kirk效应提前击穿的缺陷。同时,提出了该LDMOS-SCR器件与传统型IDMOS-SCR器件因阳极P+区位置的不同导致其一次击穿机制不同的观点,并已被TLP测试结果验证。 ⑶在电源箝位保护方面,提出了具有低触发电压高维持电压的HHVLVTSCR器件结构,该器件的触发电压低于传统型LVTSCR结构,维持电压高于LVTSCR结构,十分适合常压电源箝位器件的要求,同时具有高抗ESD能力。同时,本文提出了应用于高压ESD电源箝位保护的HHVLVTSCR器件级联结构,该结构在级联数为5时,完全满足40V高压电源端口的ESD设计窗口。通过选取级联个数,器件的电压应用范围可调,可应用于其他电源端口间的箝位保护。