论文部分内容阅读
20世纪末，因为IP业务的巨大需求，光纤通信迎来一个快速发展期，并持续至今．随着通信速率的进一步提高以及通信系统与计算机的融合，串行通信技术-SERDES逐渐取代传统的并行总线而成为高速接口技术的主流。复接器作为光纤通信系统及SERDES收发机中的重妻模块之一，是实现高速通信的关键电路。复接器的作用是将多路低速信号复接成一路高速信号进行传输，充分提高通信系统的传输效率。目前，我国超高速集成电路几乎全部从国外购买，开发具有自主知识产权的超高速集成电路对我国信息高速公路的发展具有重大意义。
在一定的制造工艺下，如何实现功耗和速率之间的折衷是复接器设计中必须考虑的问题，采用何种电路将是降低功耗的关键。本文从系统结构及电路结构出发，研究了超高速复接器电路的设计。为了优化功耗与速率，复接器的整体采用树型结构，复接器的核心电路模块锁存器采用CMOS锁存器。
本文的4:1复接器应用于光纤通信系统中，采用Chatered0.35μm CMOS工艺。该复接器整体由两个并行的低速2:1复接单元和一个高速2:1复接单元级联而成。其中锁存器全部采用CMOS电路，芯片面积为0.29×0.17mm2。测试结果显示，3.3V电源电压下，芯片的整体功耗约为60mW。芯片的最高工作速率可达3.6Gbps，输出眼图质量良好。
本文的10:1复接器应用于SERDES收发机中，采用TSMC0.18μm CMOS工艺。该复接器整体由两个串行的低速5:1复接单元和一个高速2:1复接单元级联而成，其中低速5:1复接单元的触发器采用TSPC触发器，高速2:1复接单元采用动态CMOS锁存器．后仿真结果显示，1.8V电源电压下，芯片的整体功耗约为30mW。芯片的最高工作速率达6.4Gbps，输出眼图质量良好。